硬件设计注意事项
3
3.1
硬件设计注意事项
启动排序推荐
断言
PORESET
和
TRST
接通电源，并保持驱动为低电平的信号，直到电源达到前
所需的最小功率电平。这可以通过弱上拉下拉电阻来实现。
CLKIN
可以保持为低，或允许在上电序列的开始时进行切换。不过，
CLKIN
必须
开始的无效之前切换
PORESET
后两个电源均达到标称电压的水平。
如果可能的话，调出
V
DD
/
V
CCSYN
和
V
DDH
在一起。如果它是不可能的，提高
V
DD
/
V
CCSYN
第一，然后调出
V
DDH
.
V
DDH
不应超过
V
DD
/
V
CCSYN
直到
V
DD
/
V
CCSYN
达到其标称电压电平。同样地，把两个
电压等级下降在一起。如果这是不可能的逆转通电顺序，与
V
DDH
下去第一，
然后
V
DD
/
V
CCSYN
.
这个建议的电源排序的MSC8113是MSC8102的不同。
以下各节讨论区时要考虑的MSC8113器件被设计成一个系统。
用于启动和关机顺序遵循以下准则：
注意：
适用于任何输入线外部电压不得超过I / O电源
V
DDH
超过0.8V，在任何时间，包括在
电。一些设计中需要在加电期间为了配置，施加到选定的输入线的上拉电压。
这是一个可以接受的例外。但是，每个输入可以在借鉴高达80 mA每个输入引脚每台设备
在启动期间系统。
上电后，
V
DDH
必须不超过
V
DD
/
V
CCSYN
超过2.6 V.
3.2
电源设计注意事项
当实现了全新的设计，使用中所描述的准则
MSC8113设计清单
（ AN3374优化系统
性能。
MSC8122和MSC8126电源电路设计建议和范例
（ AN2937 ）提供详细
设计信息。
图32
显示了核心供电的电源推荐去耦电路。电压调节器和所述
去耦电容应提供所需要的器件电流无电压的器件引脚的任何下降。上的电压
封装引脚不能低于规定的最小电压电平，即使在很短的尖峰。这可以实现
使用以下准则：
为核心供电，使用稳压器额定电压为1.1 V ，至少3 A的额定值该额定值不
反映实际的平均电流消耗，但建议使用，因为它抵抗了瞬态尖峰强加的变化，并具有
更好的电压恢复时间要比用品与较低的电流额定值。
分离使用低ESR的电容器供给安装在尽可能靠近套接字。
图32
显示了三个
并联的电容器，以减少阻力。三个电容是推荐的最小数量。如果可能的话，安装
所述至少一个电容器的正下方MSC8113器件。
最大的IR压降
15毫伏的1
1.1 V
电源
or
稳压器
L
最大
= 2厘米
一个0.01 μF电容
每3核心供电
垫。
MSC8113
(I
民
= 3 A)
+
-
散装/钽电容
低ESR和ESL
注意：
至少使用三个电容。
每个电容器必须至少为150
μF.
高频电容
（极低的ESR和ESL ）
图32.核心电源去耦
MSC8113三核数字信号处理器数据手册0
38
飞思卡尔半导体公司
