位置：首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第252页 > AS5SS256K18DQ-10/IT > AS5SS256K18DQ-10/IT PDF资料 > AS5SS256K18DQ-10/IT PDF资料2第4页
SSRAM
奥斯汀半导体公司
真值表
手术
DESELECT周期，掉电
DESELECT周期，掉电
DESELECT周期，掉电
DESELECT周期，掉电
DESELECT周期，掉电
贪睡模式，掉电
读周期，开始突发
读周期，开始突发
写周期，开始突发
读周期，开始突发
读周期，开始突发
读周期，继续突发
读周期，继续突发
读周期，继续突发
读周期，继续突发
写周期，继续突发
写周期，继续突发
读周期，暂停突发
读周期，暂停突发
读周期，暂停突发
读周期，暂停突发
写周期，暂停突发
写周期，暂停突发
地址
二手
无
无
无
无
无
无
外
外
外
外
外
NEXT
NEXT
NEXT
NEXT
NEXT
NEXT
当前
当前
当前
当前
当前
当前
CE \\ CE2 \\ CE2 ZZ ADSP \\ ADSC \\ ADV \\写\\ OE \\ CLK
H
L
L
L
L
X
L
L
L
L
L
X
X
H
H
X
H
X
X
H
H
X
H
X
X
H
X
H
X
L
L
L
L
L
X
X
X
X
X
X
X
X
X
X
X
X
X
L
X
L
X
X
H
H
H
H
H
X
X
X
X
X
X
X
X
X
X
X
X
L
L
L
L
L
H
L
L
L
L
L
L
L
L
L
L
L
L
L
L
L
L
L
X
L
L
H
H
X
L
L
H
H
H
H
H
X
X
H
X
H
H
X
X
H
X
L
X
X
L
L
X
X
X
L
L
L
H
H
H
H
H
H
H
H
H
H
H
H
X
X
X
X
X
X
X
X
X
X
X
L
L
L
L
L
L
H
H
H
H
H
H
X
X
X
X
X
X
X
X
L
H
H
H
H
H
H
L
L
H
H
H
H
L
L
X
X
X
X
X
X
L
H
X
L
H
L
H
L
H
X
X
L
H
L
H
X
X
L-H
L-H
L-H
L-H
L-H
X
L-H
L-H
L-H
L-H
L-H
L-H
L-H
L-H
L-H
L-H
L-H
L-H
L-H
L-H
L-H
L-H
L-H
DQ
高-Z
高-Z
高-Z
高-Z
高-Z
高-Z
Q
高-Z
D
Q
高-Z
Q
高-Z
Q
高-Z
D
D
Q
高-Z
Q
高-Z
D
D
AS5SS256K18
注意事项：
1， X表示“不关心”。 \\表示低电平有效。 H表示逻辑高电平。 L表示逻辑低电平。
2.对于写\\ ，L是指任何一个或多个字节写使能信号（ BWA \\ ， BWB \\ ）和BWE \\低或GW \\低。写\\ = H的LL BWX \\ ，
BWE \\ ， GW \\高。
3. BWA \\能写入DQas和DQPa 。 BWB \\能写入DQbs和DQPb 。
4.除OE \\和ZZ所有输入必须满足建立和保持CLK周围的上升沿时间（由低至高） 。
5.等待状态，暂停爆裂插入。
6.下列读操作写操作时， OE \\必须为高电平的输入数据建立时间之前和高通量的输入举行
数据保持时间。
7.此设备包含的电路，以确保输出将在高阻电期间。
8. ADSP \\ LOW总是启动在CLK的LH边缘的内部读。进行写操作，通过设置一个或多个字节进行写使能信号
和BWE \\低或GW \\ LOW为CLK的后续LH优势。请参阅写时序图进行澄清。
AS5SS256K18
2.0版本12/00
奥斯汀半导体公司保留更改产品或规格，恕不另行通知。
4
