【SSRAM奥斯汀半导体公司256K ×18 SSRAM同步突发SRAM ，流通特点快速存取时间： 8】,IC型号AS5SS256K18DQ-10/IT,AS5SS256K18DQ-10/IT PDF资料,AS5SS256K18DQ-10/IT经销商,ic,电子元器件-51电子网

SSRAM

奥斯汀半导体公司

256K ×18 SSRAM

同步突发SRAM ，

流通

特点

快速存取时间： 8 ， 10 ，和为15ns

快速的时钟速度： 113 ， 100 ，和66兆赫

快速时钟和OE \\访问时间

单+ 3.3V + 0.3V / -0.165V电源（V

DD

)

在间歇模式来减少功耗待机

常见的数据输入和数据输出

单个字节WRTIE控制和全局写

三个芯片使简单的深度扩展和地址

流水线

时钟控制和注册地址，数据I / O和

控制信号的

Interally自定时写周期

突发控制引脚（交错或线性突发）

自动断电

低电容总线负载

工作温度范围：

- 军事-55

o

C至+ 125

o

C

- 工业-40

o

C至+ 85

o

C

NC

V

DD

Q

V

SS

NC

DQB

V

SS

V

DD

Q

DQB

V

SS

V

DD

NC

V

SS

DQB

V

DD

Q

V

SS

DQB

DQPb

NC

V

SS

V

DD

Q

NC

AS5SS256K18

引脚分配

（ TOP VIEW ）

100引脚TQFP

SA

CE \\

CE2

NC

BWB \\

BWA \\

CE2\

V

DD

V

SS

CLK

GW \\

BWE \\

OE \\

ADSC \\

ADSP \\

ADV \\

SA

选项

时机

7.5ns /为8ns / 113 MHz的

8.5ns / 10ns的/ 100 MHz的

为10ns / 15ns的/ 66 MHz的

包

100引脚TQFP

工作温度范围：

- 军事-55

o

C至+ 125

o

C

- 工业-45

o

C至+ 85

o

C

*可作为只。

记号

-8*

-9

-10

DQ

IT

XT

1001号

1 100 99 98 97 96 95 94 93 92 91 90 89 88 87 86 85 84 83 82 81

8

0

2

7

9

3

7

8

4

7

5

7

6

7

5

7

4

8

7

3

9

7

2

1

0

7

1

7

0

1

2

6

9

1

3

6

8

1

4

6

7

1

5

6

1

6

5

1

7

6

4

1

8

6

3

1

9

6

2

0

6

1

2

1

6

0

2

5

9

2

3

5

8

2

4

5

7

2

5

6

2

6

5

2

7

5

4

2

8

5

3

2

9

5

2

3

0

5

1

31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50

模式

SA

SA1

SA0

DNU

V

SS

V

DD

NF **

SA

NC

V

DD

Q

V

SS

NC

DQPa

DQA

V

SS

V

DD

Q

DQA

V

SS

NC

V

DD

ZZ

DQA

V

DD

Q

V

SS

DQA

NC

V

SS

V

DD

Q

NC

**销42,43保留用于未来的扩展地址为8Mb的， 16Mb的密度。

欲了解更多产品信息

请访问我们的网站：

www.austinsemiconductor.com

概述

奥斯汀半导体公司的同步突发SRAM系列

采用高速，低功耗的CMOS设计，是制造美中

荷兰国际集团先进的CMOS工艺。

ASI的4Mb的同步突发静态存储器集成了256K ×18 ， SRAM

核心具有先进的同步外围电路和一个2位的爆

计数器。所有同步输入通过一个控制寄存器

正边沿触发的单时钟输入（CLK）。同步

输入包括所有地址，所有的数据输入端，低电平有效芯片使能

（ CE \\ ），另外两个芯片能够轻松深度扩展（ CE2 \\ ，

AS5SS256K18

2.1版06/05

CE2 ），突发控制输入（ ADSC \\ ， ADSP \\ ， ADV \\ ），字节写使能

（ BWX \\ ）和全局写（ GW \\ ）。

异步输入包括输出使能（OE \\），时钟（CLK）

和贪睡使能（ ZZ ）。还有一种突发模式输入（模式），该

交错和线性突发模式之间进行选择。的数据输出（ Q）

通过OE \\启用，也是异步的。写周期可以从1

以2个字节宽，由写控制输入作为控制。

突发的操作可以与任一地址状态处理器启动

（ ADSP \\ ）或地址状态控制器（ ADSC \\ ）输入。随后爆

地址可以被内部产生的脉冲串作为控制AD-

万斯输入（ ADV \\ ）。

地址和写控制记录片上，以简化写

周期。这使得自定时写周期。单个字节使能

允许单个字节写入。在这个X18写周期

设备BWA \\控制DQA引脚和DQPa ; BWB \\ DQB控制引脚

和DQPb 。 GW \\低导致被写入所有字节。奇偶校验位是

可在此设备上。

ASI的4Mb的同步突发静态存储器从+ 3.3VV操作

DD

电源和所有输入和输出为TTL兼容。 DE-的

副特别适用于486 ，奔腾和PowerPC系统和

那些受益于一个宽的同步数据总线系统。

奥斯汀半导体公司保留更改产品或规格，恕不另行通知。

1

SSRAM

奥斯汀半导体公司

引脚说明

PIN号码

37, 36, 32-35, 44-50,

80-82, 99, 100

93, 94

AS5SS256K18

符号

SA0 ， SA1 ，

SA

BWA \\

BWB \\

TYPE

输入

描述

同步地址输入：这些输入注册的，必须符合设置和

保持时间周围CLK的上升沿。

同步字节写使能：这些低电平输入允许单个字节是

写入和必须满足建立和保持周围CLK的上升沿时间。字节

写使能为低表示写周期和高表示读周期。 BWA \\控制DQA

引脚和DQPa ; BWB \\ DQB控制引脚和DQPb 。

字节写使能：此低电平输入允许字节写操作，必须满足

的建立和保持周围CLK的上升沿时间。

全局写：此低电平输入允许一个完整的18位写发生独立的

BWE \\和BWX \\线路，并且必须满足建立和保持周围的上升沿时间

CLK 。

时钟：这个信号寄存器的地址，数据，芯片启用，字节写使能和突发

在其上升沿控制输入。所有同步输入必须满足建立和保持时间

全天候的上升沿。

同步芯片使能：此低电平输入用于启用设备和

条件下，内部采用ADSP \\ 。 CE \\仅采样，当一个新的外部地址是

加载。

同步芯片使能：此低电平输入用于启动设备，并

只有当一个新的外部地址被装入取样。

同步芯片使能：此高电平输入用于启动设备，并

只有当一个新的外部地址被装入取样。

输出使能：此低电平有效，异步输入使得数据的I / O输出驱动器。

同步地址前进：此低电平输入用于推进内部

突发计数器，装在外部地址后，控制突发访问。一高在这

引脚有效使等待生成（无地址提前）状态。为了确保使用

在写周期的正确地址， ADV \\必须为高电平时第一个上升沿

一个ADSP \\周期结束后时钟开始。

同步地址状态的处理器：此低电平输入中断任何正在进行

破裂，引起一个新的外部地址进行注册。使用进行读

新的地址，独立于字节写使能和ADSC \\ ，而是取决于CE \\

CE2和CE2 \\ 。 ADSP \\被忽略，如果CE \\高。如果CE2如果掉电状态进入

LOW或CE2 \\高。

同步地址状态控制器：此低电平输入中断任何正在进行

破裂，引起一个新的外部地址进行注册。读取或写入执行

使用新的地址，如果CE \\低。 ADSC \\还用于放置芯片进入加电

关闭状态时， CE \\高。

模式：输入选择的突发序列。的低电平引脚选择线性爆裂。一

NC或高该引脚上选择交错连拍。不改变输入状态，而

设备运行。

贪睡启用：此高电平有效，异步输入，使设备进入低

在该存储器阵列中的所有数据将被保留功耗待机模式。当ZZ是积极的，

所有其他输入将被忽略。

SRAM数据的I / O ：字节"a"是DQA引脚;字节"b"是DQB引脚。输入数据必须满足安装

和保持时间周围CLK的上升沿。

87

88

BWE \\

GW \\

输入

89

CLK

输入

98

CE \\

输入

92

97

86

83

CE2\

CE2

OE \\

ADV \\

输入

84

ADSP \\

输入

85

ADSC \\

输入

31

模式

输入

64

ZZ

输入

(a) 58, 59, 62, 63, 68,

69, 72, 73

(b) 8, 9, 12,13, 18, 19,

22, 23

74, 24

15, 41,65, 91

4, 11, 20, 27, 54, 61,

70, 77

5, 10, 14, 17, 21, 26,

40, 55, 60, 67 71, 76,

90

38, 39

1-3, 6, 7, 16,25, 28-30,

51-53, 56,57, 66, 75,

78, 79, 95, 96

42, 43

DQA

DQB

输入/

产量

NC / DQPa

NC / DQPb

VDD

VDDQ

VSS

NC / I / O

供应

无连接/奇偶校验数据的I / O ：字节"a"是DQPa销;字节"b"是DQPb引脚。

电源：为范围见DC电气特性和操作条件。

隔离输出缓冲器供应：见DC电气特点与工作条件

范围内。

接地：接地

DNU

NC

---

-----

不要使用：这些信号可以是未连接或连接到GND改善

封装散热。

无连接：这些信号没有内部连接，并可以连接到地

提高封装的散热。

无功能：这些引脚内部连接到芯片，并拥有电容

输入引脚。这是允许的，以使这些引脚悬空或通过信号驱动。

NF

AS5SS256K18

2.1版06/05

奥斯汀半导体公司保留更改产品或规格，恕不另行通知。

2

SSRAM

奥斯汀半导体公司

AS5SS256K18

交错突发地址表（ MODE = NC或高）

第一个地址（外部）第二个地址（内部）第三个地址（内部）第四地址（内部）

X…X00

X…X01

X…X10

X…X11

X…X01

X…X00

X…X11

X…X10

X…X11

X…X00

X…X01

X…X11

X…X10

X…X01

X…X00

线性突发地址表（ MODE = LOW ）

第一个地址（外部）第二个地址（内部）第三个地址（内部）第四地址（内部）

X…X00

X…X01

X…X10

X…X11

X…X01

X…X10

X…X11

X…X00

X…X10

X…X11

X…X00

X…X01

X…X11

X…X00

X…X01

X…X10

偏真值表写命令

功能

读

写字节"a"

写字节"b"

写的所有字节

GW \\

H

L

BWE \\

H

L

X

BWA \\

X

H

L

H

L

X

BWB \\

X

H

L

X

注意：

使用BWE \\和BWA \\通过BWB \\ ，任何一个或多个字节可以是

写的。

功能框图

18

SA0 ， SA1 ， SA

模式

ADV \\

CLK

地址

注册

18

2

Q1

二进制

计数器

逻辑

Q0

CLR

SA0-SA1

SA1'

16

18

SA0'

ADSC \\

ADSP \\

BYTE "b"

写入驱动器

BWB \\

BYTE "b"

写注册

9

BWA \\

BWE \\

GW \\

CE \\

CE2

CE2\

OE \\

BYTE "a"

写注册

BYTE "a"

写入驱动器

9

256K ×9× 2

内存

ARRAY

18

SENSE

安培

18

产量

缓冲器

18

的DQ

DQPa

DQPb

18

启用

注册

2

输入

注册

注意：

该功能框图给出了简化设备操作。见真值表，引脚说明及时间

图的详细信息。

AS5SS256K18

2.1版06/05

奥斯汀半导体公司保留更改产品或规格，恕不另行通知。

3

SSRAM

奥斯汀半导体公司

真值表

手术

DESELECT周期，掉电

贪睡模式，掉电

读周期，开始突发

写周期，开始突发

读周期，开始突发

读周期，继续突发

写周期，继续突发

读周期，暂停突发

写周期，暂停突发

地址

二手

无

外

当前

CE \\ CE2 \\ CE2 ZZ ADSP \\ ADSC \\ ADV \\写\\ OE \\ CLK

H

L

X

L

X

H

X

H

X

H

X

H

X

H

X

H

X

L

X

L

X

L

X

H

X

L

H

L

X

L

H

X

L

H

X

H

X

H

X

H

X

L

X

L

X

L

H

X

L

H

X

L

H

L

H

L

X

L

H

X

L

H

L

H

L

H

X

L

H

L

H

X

L-H

X

L-H

DQ

高-Z

Q

高-Z

D

Q

高-Z

Q

高-Z

Q

高-Z

D

Q

高-Z

Q

高-Z

D

AS5SS256K18

注意事项：

1， X表示“不关心”。 \\表示低电平有效。 H表示逻辑高电平。 L表示逻辑低电平。

2.对于写\\ ，L是指任何一个或多个字节写使能信号（ BWA \\ ， BWB \\ ）和BWE \\低或GW \\低。写\\ = H所有BWX \\ ，

BWE \\ ， GW \\高。

3. BWA \\能写入DQas和DQPa 。 BWB \\能写入DQbs和DQPb 。

4.除OE \\和ZZ所有输入必须满足建立和保持CLK周围的上升沿时间（由低至高）。

5.等待状态，暂停爆裂插入。

6.下列读操作写操作时， OE \\必须为高电平的输入数据建立时间之前和高通量的输入举行

数据保持时间。

7.此设备包含的电路，以确保输出将在高阻电期间。

8. ADSP \\ LOW总是启动在CLK的LH边缘的内部读。进行写操作，通过设置一个或多个字节进行写使能信号

和BWE \\低或GW \\ LOW为CLK的后续LH优势。请参阅写时序图进行澄清。

AS5SS256K18

2.1版06/05

奥斯汀半导体公司保留更改产品或规格，恕不另行通知。

4

SSRAM

奥斯汀半导体公司

绝对最大额定值*

在V电压

DD

供应相对于V

SS

............- 0.5V至+ 4.6V

在V电压

DD

Q供应相对于V

SS

.........- 0.5V至+ 4.6V

存储温度（塑料） .....................- 55 ° C至+ 125°C

最高结温** ....................................... + 150°C

短路输出电流.......... ... ........................... 100毫安

AS5SS256K18

*应力大于下"Absolute最大Ratings"上市

可能对器件造成永久性损坏。这是一个额定值

该器件在这些或任何其它的条件和功能操作

超过上述业务部门所标明的这个规范

不是暗示。暴露在绝对最大额定值条件为前

往往周期会影响其可靠性。

**最高结温取决于封装类型，循环

时间，装载，环境温度和空气流。

DC电气特性和推荐工作条件

(-55

o

<牛逼

A

< 125

o

C和-40

o

C<T

A

<+85

o

℃; V

DD

= + 3.3V， + 0.3V / -0.165V除非另有说明）

描述

输入高电平（逻辑1 ）电压

输入低电平（逻辑0 ）电压

输入漏电流

输出漏电流

输出高电压

输出低电压

电源电压

隔离输出缓冲器供应

条件

符号

V

IH

V

IL

I

IL

O

V

OH

V

OL

V

DD

V

DD

Q

民

2.0

-0.3

-2

2.4

--

3.135

最大

V

DD

+0.3

0.8

2

--

0.5

3.6

单位

V

Α

V

1, 4

1

1, 5

笔记

1, 2

3

(0V<V

IN

＆ LT ; V

DD

)

输出（ S）禁用;

0V<V

IN

＆ LT ; V

DD

I

OH

= -4.0mA

I

OL

= 8.0毫安

电容

描述

控制输入电容

输入/输出电容（ DQ ）

地址容量

时钟电容

条件

T

A

= 25°C ; F = 1MHz的;

V

DD

= 3.3V

符号

C

I

C

O

C

A

C

CK

最大

4

5

3.5

单位

pF

笔记

6

热阻

描述

热阻

（结到环境）

热阻

（结到外壳顶部的）

条件

测试条件遵循标准测试

方法和程序，用于测量

热阻抗，按照EIA / JESD51

符号

θ

JA

θ

JC

典型值

46

2.8

单位

° C / W

笔记

6

注意事项：

1.引用到Vss所有电压（ GND ）

2.过冲： V

IH

< + 4.6V对于T <

t

KC / 2 ，因为我< 20毫安

冲： V

IL

> -0.7V对于T <

t

KC / 2 ，因为我< 20毫安

电： V

IH

< + 3.6V和V

DD

<3.135V对于T < 200毫秒

3. MODE引脚具有内部上拉，并输入漏电流为± 10μA 。

4.用于V负载

OH

, V

OL

测试示出在图2中为3.3V的I / O 。交流负载电流是高于规定的DC值。

5. V

DD

Q不能超过V

DD

. V

DD

和V

DD

Q可以连接在一起，为仅3.3V的I / O操作。

6.该参数进行采样。

AS5SS256K18

2.1版06/05

奥斯汀半导体公司保留更改产品或规格，恕不另行通知。

5

SSRAM

奥斯汀半导体公司

256K ×18 SSRAM

同步突发SRAM ，

流通

特点

快速存取时间： 8 ， 10 ，和为15ns

快速的时钟速度： 113 ， 100 ，和66兆赫

快速时钟和OE \\访问时间

单+ 3.3V + 0.3V / -0.165V电源（V

DD

)

在间歇模式来减少功耗待机

常见的数据输入和数据输出

单个字节WRTIE控制和全局写

三个芯片使简单的深度扩展和地址

流水线

时钟控制和注册地址，数据I / O和

控制信号的

Interally自定时写周期

突发控制引脚（交错或线性突发）

自动断电

低电容总线负载

工作温度范围：

- 军事-55

o

C至+ 125

o

C

- 工业-40

o

C至+ 85

o

C

NC

V

DD

Q

V

SS

NC

DQB

V

SS

V

DD

Q

DQB

V

SS

V

DD

NC

V

SS

DQB

V

DD

Q

V

SS

DQB

DQPb

NC

V

SS

V

DD

Q

NC

AS5SS256K18

引脚分配

（ TOP VIEW ）

100引脚TQFP

SA

CE \\

CE2

NC

BWB \\

BWA \\

CE2\

V

DD

V

SS

CLK

GW \\

BWE \\

OE \\

ADSC \\

ADSP \\

ADV \\

SA

选项

时机

7.5ns /为8ns / 113 MHz的

8.5ns / 10ns的/ 100 MHz的

为10ns / 15ns的/ 66 MHz的

包

100引脚TQFP

工作温度范围：

- 军事-55

o

C至+ 125

o

C

- 工业-45

o

C至+ 85

o

C

*可作为只。

记号

-8*

-9

-10

DQ

IT

XT

1001号

1 100 99 98 97 96 95 94 93 92 91 90 89 88 87 86 85 84 83 82 81

80

2

79

3

78

4

77

5

76

6

75

7

74

8

73

9

72

10

71

1

70

12

69

13

68

14

67

15

66

16

65

17

64

18

63

19

62

20

61

21

60

22

59

23

58

24

57

25

56

26

55

27

54

28

53

29

52

30

51

31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50

SA

NC

V

DD

Q

V

SS

NC

DQPa

DQA

V

SS

V

DD

Q

DQA

V

SS

NC

V

DD

ZZ

DQA

V

DD

Q

V

SS

DQA

NC

V

SS

V

DD

Q

NC

**销42,43保留用于未来的扩展地址为8Mb的， 16Mb的密度。

欲了解更多产品信息

请访问我们的网站：

www.austinsemiconductor.com

概述

奥斯汀半导体公司的同步突发SRAM系列

采用高速，低功耗的CMOS设计，是制造美中

荷兰国际集团先进的CMOS工艺。

ASI的4Mb的同步突发静态存储器集成了256K ×18 ， SRAM

核心具有先进的同步外围电路和一个2位的爆

计数器。所有同步输入通过一个控制寄存器

正边沿触发的单时钟输入（CLK）。同步

输入包括所有地址，所有的数据输入端，低电平有效芯片使能

（ CE \\ ），另外两个芯片能够轻松深度扩展（ CE2 \\ ，

AS5SS256K18

2.0版本12/00

CE2 ），突发控制输入（ ADSC \\ ， ADSP \\ ， ADV \\ ），字节写使能

（ BWX \\ ）和全局写（ GW \\ ）。

异步输入包括输出使能（OE \\），时钟（CLK）

和贪睡使能（ ZZ ）。还有一种突发模式输入（模式），该

交错和线性突发模式之间进行选择。的数据输出（ Q）

通过OE \\启用，也是异步的。写周期可以从1

以2个字节宽，由写控制输入作为控制。

突发的操作可以与任一地址状态处理器启动

（ ADSP \\ ）或地址状态控制器（ ADSC \\ ）输入。随后爆

地址可以被内部产生的脉冲串作为控制AD-

万斯输入（ ADV \\ ）。

地址和写控制记录片上，以简化写

周期。这使得自定时写周期。单个字节使能

允许单个字节写入。在这个X18写周期

设备BWA \\控制DQA引脚和DQPa ; BWB \\ DQB控制引脚

和DQPb 。 GW \\低导致被写入所有字节。奇偶校验位是

可在此设备上。

ASI的4Mb的同步突发静态存储器从+ 3.3VV操作

DD

电源和所有输入和输出为TTL兼容。 DE-的

副特别适用于486 ，奔腾和PowerPC系统和

那些受益于一个宽的同步数据总线系统。

奥斯汀半导体公司保留更改产品或规格，恕不另行通知。

1

模式

SA

SA1

SA0

DNU

V

SS

V

DD

NF **

SA

SSRAM

奥斯汀半导体公司

引脚说明

PIN号码

37, 36, 32-35, 44-50,

80-82, 99, 100

93, 94

AS5SS256K18

符号

SA0 ， SA1 ，

SA

BWA \\

BWB \\

TYPE

输入

描述

同步地址输入：这些输入注册的，必须符合设置和

保持时间周围CLK的上升沿。

同步字节写使能：这些低电平输入允许单个字节是

写入和必须满足建立和保持周围CLK的上升沿时间。字节

写使能为低表示写周期和高表示读周期。 BWA \\控制DQA

引脚和DQPa ; BWB \\ DQB控制引脚和DQPb 。

字节写使能：此低电平输入允许字节写操作，必须满足

的建立和保持周围CLK的上升沿时间。

全局写：此低电平输入允许一个完整的18位写发生独立的

BWE \\和BWX \\线路，并且必须满足建立和保持周围的上升沿时间

CLK 。

时钟：这个信号寄存器的地址，数据，芯片启用，字节写使能和突发

在其上升沿控制输入。所有同步输入必须满足建立和保持时间

全天候的上升沿。

同步芯片使能：此低电平输入用于启用设备和

条件下，内部采用ADSP \\ 。 CE \\仅采样，当一个新的外部地址是

加载。

同步芯片使能：此低电平输入用于启动设备，并

只有当一个新的外部地址被装入取样。

同步芯片使能：此高电平输入用于启动设备，并

只有当一个新的外部地址被装入取样。

输出使能：此低电平有效，异步输入使得数据的I / O输出驱动器。

同步地址前进：此低电平输入用于推进内部

突发计数器，装在外部地址后，控制突发访问。一高在这

引脚有效使等待生成（无地址提前）状态。为了确保使用

在写周期的正确地址， ADV \\必须为高电平时第一个上升沿

一个ADSP \\周期结束后时钟开始。

同步地址状态的处理器：此低电平输入中断任何正在进行

破裂，引起一个新的外部地址进行注册。使用进行读

新的地址，独立于字节写使能和ADSC \\ ，而是取决于CE \\

CE2和CE2 \\ 。 ADSP \\被忽略，如果CE \\高。如果CE2如果掉电状态进入

LOW或CE2 \\高。

同步地址状态控制器：此低电平输入中断任何正在进行

破裂，引起一个新的外部地址进行注册。读取或写入执行

使用新的地址，如果CE \\低。 ADSC \\还用于放置芯片进入加电

关闭状态时， CE \\高。

模式：输入选择的突发序列。的低电平引脚选择线性爆裂。一

NC或高该引脚上选择交错连拍。不改变输入状态，而

设备运行。

贪睡启用：此高电平有效，异步输入，使设备进入低

在该存储器阵列中的所有数据将被保留功耗待机模式。当ZZ是积极的，

所有其他输入将被忽略。

SRAM数据的I / O ：字节"a"是DQA引脚;字节"b"是DQB引脚。输入数据必须满足安装

和保持时间周围CLK的上升沿。

87

88

BWE \\

GW \\

输入

89

CLK

输入

98

CE \\

输入

92

97

86

83

CE2\

CE2

OE \\

ADV \\

输入

84

ADSP \\

输入

85

ADSC \\

输入

31

模式

输入

64

ZZ

输入

(a) 58, 59, 62, 63, 68,

69, 72, 73

(b) 8, 9, 12,13, 18, 19,

22, 23

74, 24

15, 41,65, 91

4, 11, 20, 27, 54, 61,

70, 77

5, 10, 14, 17, 21, 26,

40, 55, 60, 67 71, 76,

90

38, 39

1-3, 6, 7, 16,25, 28-30,

51-53, 56,57, 66, 75,

78, 79, 95, 96

42, 43

DQA

DQB

输入/

产量

NC / DQPa

NC / DQPb

VDD

VDDQ

VSS

NC / I / O

供应

无连接/奇偶校验数据的I / O ：字节"a"是DQPa销;字节"b"是DQPb引脚。

电源：为范围见DC电气特性和操作条件。

隔离输出缓冲器供应：见DC电气特点与工作条件

范围内。

接地：接地

DNU

NC

---

-----

不要使用：这些信号可以是未连接或连接到GND改善

封装散热。

无连接：这些信号没有内部连接，并可以连接到地

提高封装的散热。

无功能：这些引脚内部连接到芯片，并拥有电容

输入引脚。这是允许的，以使这些引脚悬空或通过信号驱动。

NF

AS5SS256K18

2.0版本12/00

奥斯汀半导体公司保留更改产品或规格，恕不另行通知。

2

SSRAM

奥斯汀半导体公司

AS5SS256K18

交错突发地址表（ MODE = NC或高）

第一个地址（外部）第二个地址（内部）第三个地址（内部）第四地址（内部）

X…X00

X…X01

X…X10

X…X11

X…X01

X…X00

X…X11

X…X10

X…X11

X…X00

X…X01

X…X11

X…X10

X…X01

X…X00

线性突发地址表（ MODE = LOW ）

第一个地址（外部）第二个地址（内部）第三个地址（内部）第四地址（内部）

X…X00

X…X01

X…X10

X…X11

X…X01

X…X10

X…X11

X…X00

X…X10

X…X11

X…X00

X…X01

X…X11

X…X00

X…X01

X…X10

偏真值表写命令

功能

读

写字节"a"

写字节"b"

写的所有字节

GW \\

H

L

BWE \\

H

L

X

BWA \\

X

H

L

H

L

X

BWB \\

X

H

L

X

注意：

使用BWE \\和BWA \\通过BWB \\ ，任何一个或多个字节可以是

写的。

功能框图

18

SA0 ， SA1 ， SA

模式

ADV \\

CLK

地址

注册

18

2

Q1

二进制

计数器

逻辑

Q0

CLR

SA0-SA1

SA1'

16

18

SA0'

ADSC \\

ADSP \\

BYTE "b"

写入驱动器

BWB \\

BYTE "b"

写注册

9

BWA \\

BWE \\

GW \\

CE \\

CE2

CE2\

OE \\

BYTE "a"

写注册

BYTE "a"

写入驱动器

9

256K ×9× 2

内存

ARRAY

18

SENSE

安培

18

产量

缓冲器

18

的DQ

DQPa

DQPb

18

启用

注册

2

输入

注册

注意：

该功能框图给出了简化设备操作。见真值表，引脚说明及时间

图的详细信息。

AS5SS256K18

2.0版本12/00

奥斯汀半导体公司保留更改产品或规格，恕不另行通知。

3

SSRAM

奥斯汀半导体公司

真值表

手术

DESELECT周期，掉电

贪睡模式，掉电

读周期，开始突发

写周期，开始突发

读周期，开始突发

读周期，继续突发

写周期，继续突发

读周期，暂停突发

写周期，暂停突发

地址

二手

无

外

当前

CE \\ CE2 \\ CE2 ZZ ADSP \\ ADSC \\ ADV \\写\\ OE \\ CLK

H

L

X

L

X

H

X

H

X

H

X

H

X

H

X

H

X

L

X

L

X

L

X

H

X

L

H

L

X

L

H

X

L

H

X

H

X

H

X

H

X

L

X

L

X

L

H

X

L

H

X

L

H

L

H

L

X

L

H

X

L

H

L

H

L

H

X

L

H

L

H

X

L-H

X

L-H

DQ

高-Z

Q

高-Z

D

Q

高-Z

Q

高-Z

Q

高-Z

D

Q

高-Z

Q

高-Z

D

AS5SS256K18

注意事项：

1， X表示“不关心”。 \\表示低电平有效。 H表示逻辑高电平。 L表示逻辑低电平。

2.对于写\\ ，L是指任何一个或多个字节写使能信号（ BWA \\ ， BWB \\ ）和BWE \\低或GW \\低。写\\ = H的LL BWX \\ ，

BWE \\ ， GW \\高。

3. BWA \\能写入DQas和DQPa 。 BWB \\能写入DQbs和DQPb 。

4.除OE \\和ZZ所有输入必须满足建立和保持CLK周围的上升沿时间（由低至高）。

5.等待状态，暂停爆裂插入。

6.下列读操作写操作时， OE \\必须为高电平的输入数据建立时间之前和高通量的输入举行

数据保持时间。

7.此设备包含的电路，以确保输出将在高阻电期间。

8. ADSP \\ LOW总是启动在CLK的LH边缘的内部读。进行写操作，通过设置一个或多个字节进行写使能信号

和BWE \\低或GW \\ LOW为CLK的后续LH优势。请参阅写时序图进行澄清。

AS5SS256K18

2.0版本12/00

奥斯汀半导体公司保留更改产品或规格，恕不另行通知。

4

SSRAM

奥斯汀半导体公司

绝对最大额定值*

在V电压

DD

供应相对于V

SS

............- 0.5V至+ 4.6V

在V电压

DD

Q供应相对于V

SS

.........- 0.5V至+ 4.6V

存储温度（塑料） .....................- 55 ° C至+ 125°C

最高结温** ....................................... + 150°C

短路输出电流.......... ... ........................... 100毫安

AS5SS256K18

*应力大于下"Absolute最大Ratings"上市

可能对器件造成永久性损坏。这是一个额定值

该器件在这些或任何其它的条件和功能操作

超过上述业务部门所标明的这个规范

不是暗示。暴露在绝对最大额定值条件为前

往往周期会影响其可靠性。

**最高结温取决于封装类型，循环

时间，装载，环境温度和空气流。

DC电气特性和推荐工作条件

(-55

o

<牛逼

A

< 125

o

C和-40

o

C<T

A

<+85

o

℃; V

DD

= + 3.3V， + 0.3V / -0.165V除非另有说明）

描述

输入高电平（逻辑1 ）电压

输入低电平（逻辑0 ）电压

输入漏电流

输出漏电流

输出高电压

输出低电压

电源电压

隔离输出缓冲器供应

条件

符号

V

IH

V

IL

I

IL

O

V

OH

V

OL

V

DD

V

DD

Q

民

2.0

-0.3

-2

2.4

--

3.135

最大

V

DD

+0.3

0.8

2

--

0.5

3.6

单位

V

Α

V

1, 4

1

1, 5

笔记

1, 2

3

(0V<V

IN

＆ LT ; V

DD

)

输出（ S）禁用;

0V<V

IN

＆ LT ; V

DD

I

OH

= -4.0mA

I

OL

= 8.0毫安

电容

描述

控制输入电容

输入/输出电容（ DQ ）

地址容量

时钟电容

条件

T

A

= 25°C ; F = 1MHz的;

V

DD

= 3.3V

符号

C

I

C

O

C

A

C

CK

最大

4

5

3.5

单位

pF

笔记

6

热阻

描述

热阻

（结到环境）

热阻

（结到外壳顶部的）

条件

测试条件遵循标准测试

方法和程序，用于测量

热阻抗，按照EIA / JESD51

符号

θ

JA

θ

JC

典型值

46

2.8

单位

° C / W

笔记

6

注意事项：

1.引用到Vss所有电压（ GND ）

2.过冲： V

IH

< + 4.6V对于T <

t

KC / 2 ，因为我< 20毫安

冲： V

IL

> -0.7V对于T <

t

KC / 2 ，因为我< 20毫安

电： V

IH

< + 3.6V和V

DD

<3.135V对于T < 200毫秒

3. MODE引脚具有内部上拉，并输入漏电流为± 10μA 。

4.用于V负载

OH

, V

OL

测试示出在图2中为3.3V的I / O 。交流负载电流是高于规定的DC值。

5. V

DD

Q不能超过V

DD

. V

DD

和V

DD

Q可以连接在一起，为仅3.3V的I / O操作。

6.该参数进行采样。

AS5SS256K18

2.0版本12/00

奥斯汀半导体公司保留更改产品或规格，恕不另行通知。

5