288MB ： X9 ， X18 ， X36 2.5V V
EXT
, 1.8V V
DD
， HSTL ， CIO ， RLDRAM II
COMMANDS
配置表
表18示出了不同的配置，可以被编程到模式
注册。在写入延迟是在每个配置相同的读等待时间加上一个
为了最大限度地提高数据总线利用率。位M0，M1和M2用来选择
在MRS命令期间配置。
表18：
周期时间和读/写延迟配置表
CON组fi guration
参数
t
RC
t
RL
1
1
4
4
5
200–175
1. BL = 8不可用。
2
6
6
7
300–175
3
8
8
9
400–175
单位
t
CK
t
CK
WL
有效频率范围
注意事项：
t
CK
兆赫
t
突发长度（ BL ）
突发长度是由M3和模式寄存器M 4所定义。读取和写入访问
在RLDRAM被爆为导向，以突发长度是可编程的， 2 ，4或8 。
图12第34页说明了不同的突发长度相对于READ
命令。变化的脉冲串长度影响的地址总线的宽度（参照表19
有关详细信息，第35页） 。
注意：
所撰写的现有脉冲串长度的数据是不能保证准确时
该装置的脉冲串长度被改变。
PDF ： 09005aef80a41b46 /来源： 09005aef809f284b
288Mb_RLDRAM_II_CIO.Core.fm - 修订版A 9/07 EN
33
美光科技公司保留更改产品或规格，恕不另行通知。
2003美光科技公司保留所有权利。
