288MB ： X9 ， X18 ， X36 2.5V V
EXT
, 1.8V V
DD
， HSTL ， CIO ， RLDRAM II
特点
CIO RLDRAM II
MT49H32M9 - 梅格32 ×9× 8银行
MT49H16M18 - 梅格16 ×18× 8银行
MT49H8M36 - 8梅格×36× 8银行
特点
400 MHz的DDR操作（ 800 Mb / s的/引脚数据速率）
28.8 Gb / s的峰值带宽（ X36为400兆赫
时钟频率）
组织
–
梅格32 ×9 ，梅格16 ×18和8梅格×36
8个内部银行的并发操作和
最大带宽
减少周期时间（ 20ns的400兆赫）
非复用地址（地址复用
可选项）
SRAM型接口
可编程读取延迟（ RL ） ，行周期时间，
和突发序列长度
平衡的读写延时，以
优化数据总线利用率
用于写命令的数据面膜
差分输入时钟（ CK ， CK ＃ ）
差分输入数据时钟（ DKX ， DKX ＃ ）
片上生成的DLL CK边沿对齐数据
数据输出时钟信号
数据有效信号（ QVLD ）
32ms的刷新（ 8K刷新每家银行; 64K刷新
必须在每个总要为32ms发出命令）
144球μBGA封装
HSTL I / O （ 1.5V或1.8V标称）
25-60Ω匹配阻抗输出
2.5V V
EXT
, 1.8V V
DD
， 1.5V或1.8V V
DD
Q I / O
片上端接（ ODT ）R
TT
图1：
144球μBGA
选项
时钟周期时序
–
为2.5ns （ 400兆赫）
–
3.3ns （ 300兆赫）
–
为5ns （ 200兆赫）
配置
–
梅格32 ×9
–
梅格16 ×18
–
8梅格×36
工作温度
–
商用（0 °C至+ 95 ° C）
–
工业（T
C
= -40 ° C至+ 95°C ;
T
A
= -40 ° C至+ 85°C ）
包
–
144球μBGA
–
144球μBGA （无铅）
–
144球FBGA
–
144球FBGA （无铅）
记号
-25
-33
-5
32M9
16M18
8M36
无
IT
1
FM
1
BM
2
HU
3
HT
2, 3
注意事项： 1，联系美光的工业可用性
温度的产品。
2.联系美光的可用性无铅
产品。
3. FBGA封装正被逐步淘汰。
PDF ： 09005aef80a41b46 /来源： 09005aef809f284b
288Mb_RLDRAM_II_CIO_D1.fm - 冯M 9/07 EN
1
美光科技公司保留更改产品或规格，恕不另行通知。
2003美光科技公司保留所有权利。
产品与这里讨论的规格如有美光更改，恕不另行通知。
