电源供应器和电源排序

8

电源供应器和电源排序

本节提供的设计考虑了MPC866 / 859电源。在MPC866 / 859具有核心电压

（ VDDL ）和PLL电压（ VDDSYN ），工作在较低的电压低于I / O电压VDDH 。在I / O部分

在MPC866的/ 859与3.3 V电压VDDH和V提供

SS

（GND）。

信号PA [ 0:15 ] ， PB [ 14:31 ] PC [ 4:15 ] ， PD [ 3:15 ] ， TDI ， TDO ， TCK ， TRST_B ， TMS ， MII_TXEN和MII_MDIO

5 -V宽容。所有的输入不能比VDDH超过2.5伏以上。此外， 5 - V宽容销不了

超过5.5 V和剩余的输入引脚不能超过3.465 V.此限制适用于向上/向下和电源

正常操作。

多个电源中的一个后果是，当最初将电源施加的电压轨斜坡上升时

不同的费率。该速率取决于电源，负载的每个电源的类型的性质，并且

方式，其中不同的电压得出。以下限制：

在上电和断电VDDL不得超过VDDH 。

VDDL不得超过1.9 V和VDDH不得超过3.465 V.

这些警告是必需的部件的长期可靠性。如果他们受到侵害时，静电放电

（ ESD）保护二极管的正向偏置和过大的电流流过这些二极管。如果系统

电源设计不控制电压测序，如图中的电路

图4

可以被添加到满足

这些要求。该MUR420肖特基二极管控制外部之间的最大电位差

在上电总线和内核电源和1N5820二极管调控的最大电位差

断电。

VDDH

MUR420

VDDL

1N5820

图4.电压排序电路

9

布局实践

每个V

DD

引脚MPC866 / 859上应提供一个低阻抗路径板的供应。

此外，每个GND引脚应提供一个低阻抗接地路径。电源引脚驱动

逻辑芯片上不同的组。在V

DD

电源应采用旁路至少四个0.1 μF至地

旁路电容器位于尽可能接近到封装的四个侧面。每块板的设计应该是

如果需要，特征和附加适当的去耦电容应使用。电容器引线和

相关联的印刷电路迹线连接到芯片V

DD

和GND应保持在小于1/2 “每个电容的引线。

至少，一个四层板采用两个内层为V

DD

平面和接地平面应该被使用。

所有输出引脚的MPC866 / 859上有快速的上升和下降时间。印刷电路（PC）的迹线互连长度

应，以便降低下冲引起的这些快速输出的切换时间的反射最小化。

MPC866 / MPC859硬件规格，第2版

飞思卡尔半导体公司

15