系统设计信息
7.6电容器基材为MPC7410
图20
示出的衬底电容焊盘的连接为MPC7410 ， 360 CBGA和360 HCTE
包。
A1角
C6-2
C6-1
包
帽
C1-1
C1-1
C1-2
价值
F
0.01
电压
参考
L2OV
DD
GND
L2OV
DD
C5-1
C5-2
C1-2
C2-1
C2-2
0.01
GND
V
DD
C4-1
C4-2
L2 L1
C3-1
C3-2
C4-1
C4-2
C2-2
C2-1
C3-1
C3-2
0.01
GND
OV
DD
0.01
GND
OV
DD
C5-1
C5-2
C6-1
C6-2
0.01
0.01
GND
V
DD
GND
图20.基板旁路电容的MPC7410
8
系统设计信息
本节提供了MPC7410的成功应用，电气和热设计建议。
8.1 PLL配置
信号： MPC7410 PLL通过PLL_CFG [ 3：0 ]配置。对于一个给定的系统时钟（总线）频率， PLL
配置信号设置内部的CPU和运行VCO频率。该PLL配置为
MPC7410示于
表13
例如频率。在此示例中，阴影部分代表的设置，对于给
给定频率的SYSCLK ，导致芯不符合最小那个和/或VCO的频率和
表8中列出的最大核心频率。
表13. MPC7410微处理器PLL配置
例如总线到核心频率以MHz （兆赫频率VCO ）
PLL_CFG
[0:3]
总线用于─
CORE
倍增器
2x
2.5x
3x
3.5x
4x
核心 -
公共汽车
VCO
33.3兆赫
倍增器
2x
2x
2x
2x
2x
—
—
—
—
—
公共汽车
50兆赫
—
—
—
—
—
公共汽车
66.6兆赫
—
—
—
—
—
公共汽车
75兆赫
—
—
—
—
—
公共汽车
公共汽车
83.3兆赫100兆赫
—
—
—
—
—
—
—
—
350
(700)
400
(800)
公共汽车
133兆赫
—
—
400
(800)
465
(930)
—
0100
0110
1000
1110
1010
MPC7410 RISC微处理器硬件规格，版本6.1
34
飞思卡尔半导体公司
