系统设计信息
R
P
和R
N
被设计成彼此接近的值。于是，Z
0
= (R
P
+ R
N
)/2.
图24
描述备用
驱动器的阻抗测量电路。
(L2)OV
DD
BGA
针
数据
V
FORCE
OGND
图24.备用驱动器的阻抗测量电路
表15
总结了信号的阻抗结果。驱动器阻抗的值进行表征，在0 °， 65° ，和
105 ℃。阻抗增加与结温度和相对不受总线电压。
表15.阻抗特性
V
DD
= 1.8 V ， OV
DD
= 2.5 V ，T
j
= 0°
–
105°C
阻抗
R
N
R
P
处理器总线
41.5–54.3
37.3–55.3
L2总线
42.7–54.1
39.3–50.0
符号
Z
0
Z
0
单位
Ω
Ω
8.6上拉电阻的要求
的MPC7410需要在总线接口维持多个控制管脚上拉电阻（ 1千欧-5 kΩ）连接
在否定状态控制信号，他们一直在积极地否定，并通过MPC7410或其他总线释放之后，
主人。这些引脚是： TS ， ARTRY ， SHDO ， SHD1 。
四个测试引脚也需要上拉电阻（ 100
Ω1
千欧） 。这些引脚CHK ， L1_TSTCLK ， L2_TSTCLK和
LSSD_MODE 。这些信号是用于仅工厂使用，必须上拉至OV
DD
对于正常的机器
操作。
如果下拉电阻，用于配置BVSEL或L2VSEL ，电阻应小于250
Ω
（请参阅表
12）。由于PLL_CFG [ 0 ： 3 ]必须在正常操作期间保持稳定，强大的上拉和下拉电阻
（1千欧或更小） ，建议为了防止误切换由于配置这些信号
地弹，电源噪声或噪声耦合。
此外， CKSTP_OUT是漏极开路输出样式，需要上拉电阻（ 1千欧- 5kΩ的） ，如果它是用来通过
该系统。该CKSTP_IN信号同样应当拉升通过一个上拉电阻（ 1千欧- 5kΩ的），以防止
这个信号的错误的断言。
在总线上不活动的周期中，地址和传输属性可以不被任何主机驱动和可
因此，漂浮在高阻抗状态的时间相对长的时期。由于MPC7410必须不断
监控Snooping功能这些信号，这个浮动状态可能由输入接收器上造成过度的功率抽
MPC7410 RISC微处理器硬件规格，版本6.1
飞思卡尔半导体公司
39
