ISP1760
对于嵌入式高速通用串行总线主控制器
应用
版本01 - 2004年11月8日
产品数据表
1.概述
该ISP1760是一个高速通用串行总线（ USB ）主机控制器与通用
处理器接口。它集成了一个增强主机控制器接口（ EHCI ） ， 1
交易转换器（ TT ）和三个收发器。的主机控制器部分
ISP1760和三个收发器均符合
通用串行总线特定网络阳离子2.0版本。
该ISP1760的EHCI部分改编自
增强主机控制器接口
特定网络阳离子通用串行总线1.0版。
集成的高性能高速USB收发器，使ISP1760来
处理所有的高速USB传输速度模式：高速（ 480 Mbit / s的） ，全速
（12兆位/秒）和低速（1.5兆比特/秒） 。这三个下行端口允许同时
在不同的速度（高速，全速和低速）三个设备的连接。
通用处理器接口允许ISP1760连接到各个
处理器，存储器映射的资源。该ISP1760是一个从主机：它不
需要主机系统总线“总线主控的能力。该接口是CON连接可配置，
确保与各种处理器的兼容性。数据传输可以进行上
16位或32位，使用程序输入/输出（PIO ）或直接内存存取（DMA）
与主要控制信号CON连接可配置为低电平或高电平有效。
TT的集成允许连接到全速和低速设备，而不
需要整合开放式主机控制器接口（ OHCI ）和通用主机控制器
接口（ UHCI ） 。而不是处理两套软件驱动程序， EHCI和OHCI或中
UHCI ，你需要处理的只有一组， EHCI ，这大大降低了软件
复杂性和IC的成本。
2.特点
s
该ISP1760的主机控制器部分符合
通用串行总线
特定网络阳离子版本2.0
s
该ISP1760的EHCI部分改编自
增强主机控制器接口
特定网络阳离子通用串行总线1.0版
s
包含支持高速三个集成高速收发器，
全速和低速模式
s
集成了TT的原始USB （全速和低速）设备支持
s
高达64 KB的内存（ 8 KX 64位） ，通过一个通用处理器访问
接口;在多任务环境下操作得以实现的
与工作组的投切实现的虚拟分段机制
请求
飞利浦半导体
ISP1760
内置高速USB主机控制器
s
通用处理器接口（非复用和可变时延）与CON连接的可配置
32位或16位外部数据总线;处理器接口可德网络定义为
可变延迟或SRAM型（内存映射）
s
从属DMA支持用于减小数据中的主机系统的CPU的负载
转移到或从存储器
s
集成锁相环（PLL），以12 MHz的晶体或外部时钟输入
s
综合multicon组fi guration FIFO
s
优化“毫秒为基础”或“多毫秒为基础的”飞利浦传输描述符（ PTD ）
打断
s
宽容的I / O为低电压CPU接口（ 1.65 V至3.6 V ）
s
3.3 V至5.0 V外部电源输入
s
集成的5.0 V至1.8 V或3.3 V至1.8 V的电压调节器（内部1.8 V的
低功耗核心）
s
内部上电复位和低电压复位
s
支持挂起和远程唤醒
s
目标电流消耗：
x
正常运行;在高速活动的一个端口：我
CC
＆ LT ;百毫安
x
暂停模式：我
SUSP
＆ LT ; 150
A
在室温下
s
内置CON连接的可配置过流保护电路（数字或模拟过电流保护）
s
提供LQFP128封装。
3.应用
该ISP1760可用于实现高速USB兼容的主机控制器
连接到大部分存在于市场的CPU的今天，具有通用处理器
接口与解复用的地址和数据总线。这是因为英法fi cient的
该ISP1760的奴隶类型的接口。
该ISP1760的内部结构是这样的，它可以在一个大范围被使用
应用需要高性能的内部主机控制器。
许多可能的应用的3.1实例
s
s
s
s
s
s
机顶盒：用于连接外置高性能大容量存储设备
手机：用于连接各种USB设备
个人数字助理（PDA ） ，用于连接多种USB设备
打印机：用于连接外部存储卡读卡器，可直接打印
数码相机（DSC） ：用于打印到外部USB打印机，直接打印
海量存储：用于连接外部存储卡读卡器或其他大容量存储
设备，用于直接备份。
该ISP1760的低功耗和深度电源管理模式
使其特别适合在便携设备中使用。
9397 750 13257
皇家飞利浦电子股份有限公司2004版权所有。
产品数据表
版本01 - 2004年11月8日
2 105
飞利浦半导体
ISP1760
内置高速USB主机控制器
5.框图
V
CC （ I / O）
37至39 ， 41至43 ，
45至47 ， 49 ， 51 ，
52 ，54， 56至58 ，
60至62 ， 64至66 ，
68至70 ， 72至74 ，
76至78 ， 80
DATA [ 15：0] / DATA [ 31：0]
82, 84, 86, 87,
89 ， 91至93 ，
95至98，
100 103 ， 105
A[17:1]
CS_N
RD_N
106
107
GENERIC处理器总线
10, 40, 48, 59, 67,
75, 83, 94, 104, 115
ISP1760
11
12
XTAL1
XTAL2
CLKIN
17
WR_N 108
IRQ
112
DREQ 114
DACK
116
PLL
工信部和有效载荷记忆：
RISC处理器
13
16-bit
内部存储器
接口：
30兆赫
or
多达64个字节
60兆赫
32-bit
内存
虚拟分割
管理
多任务支持
单位
+
122
全局控制
打断
和权力
控制
119
管理
+
内存
从属DMA
ARBITER
调节器
和FIFO
上电复位
110
+
和V
BAT
ON
五金
CON组fi guration
5, 50,
注册
85, 118
5 V - TO- 1.8 V
EHCI和
操作
注册
PIE
电压
调节器
5 V - TO- 3.3 V
电压
调节器
数字
和模拟
过电流
发现
6, 7
RESET_N
暂停/
Wakeup_n
V
BAT_ON_N
V
REG(1V8)
V
CC(5V0)
交易
翻译者
和RAM
9
V
REG(3V3)
USB全速和低速数据路径
USB高速数据路径
端口的路由或控制逻辑+主机和集线器端口状态
2
REF5V
高速
USB ATX1
高速
USB ATX2
高速
USB ATX3
4, 8, 14, 17, 24,
31, 36, 44, 53,
55, 63, 71, 79,
88, 90, 99, 109,
121, 123
004aaa435
16 15
20 19 18 21 127
23 22
27 26
25 28 128
30 29 34 33 32 35 1
RREF1
GND
DP1
DM1
RREF2
OC1_N
GND
DP2
GND
DM2
RREF3
OC2_N
DP3
DM3
OC3_N
PSW3_N
GND
GND
GND
GND
PSW1_N
PSW2_N
图1.框图。
9397 750 13257
皇家飞利浦电子股份有限公司2004版权所有。
产品数据表
版本01 - 2004年11月8日
4 105
飞利浦半导体
ISP1760
内置高速USB主机控制器
6.管脚信息
6.1钢钉
128
103
102
1
ISP1760BE
38
39
64
65
004aaa505
图2.引脚CON组fi guration （ LQFP128 ） 。
6.2引脚说明
表2：
符号
[1]
OC3_N
REF5V
TEST
GND
V
REG(1V8)
V
CC(5V0)
V
CC(5V0)
GND
V
REG(3V3)
V
CC （ I / O）
XTAL1
XTAL2
CLKIN
GND
9397 750 13257
引脚说明
针
1
2
3
4
5
6
7
8
9
10
11
12
13
14
TYPE
[2]
描述
AI
AI
-
-
P
P
P
-
P
P
AI
AO
I
-
端口3个模拟（ 5 V输入）和数字输入过流;如果不使用，
连接到V
CC （ I / O）
通过一个10kΩ的电阻
模拟OC探测器5 V基准电压输入;连接一个100 nF
去耦电容
连接到接地
模拟地
核心功率输出（ 1.8 V ） ;内部1.8 V数字内核;用于
脱钩;连接一个100 nF的电容
输入到内部稳压器（ 3.0 V至5.5 V ） ;连接一个100 nF
去耦电容
输入到内部稳压器（ 3.0 V至5.5 V ） ;连接一个100 nF
去耦电容
振荡器地面
稳压器输出（ 3.3 V ） ;只去耦;连接一个100 nF
电容和一个4.7
F
10
F
电容
数字电源; 1.65 V至3.6 V ;连接一个100 nF电容去耦
电容
12 MHz晶振输入接口;连接，如果一个外部接地
时钟被使用;看
表84
12 MHz的晶振输出连接
12 MHz振荡器或时钟输入;连接到V
CC （ I / O）
在不使用时
3.3 V宽容
数字地
皇家飞利浦电子股份有限公司2004版权所有。
产品数据表
版本01 - 2004年11月8日
5 105
ISP1760
对于嵌入式高速通用串行总线主控制器
应用
版本01 - 2004年11月8日
产品数据表
1.概述
该ISP1760是一个高速通用串行总线（ USB ）主机控制器与通用
处理器接口。它集成了一个增强主机控制器接口（ EHCI ） ， 1
交易转换器（ TT ）和三个收发器。的主机控制器部分
ISP1760和三个收发器均符合
通用串行总线特定网络阳离子2.0版本。
该ISP1760的EHCI部分改编自
增强主机控制器接口
特定网络阳离子通用串行总线1.0版。
集成的高性能高速USB收发器，使ISP1760来
处理所有的高速USB传输速度模式：高速（ 480 Mbit / s的） ，全速
（12兆位/秒）和低速（1.5兆比特/秒） 。这三个下行端口允许同时
在不同的速度（高速，全速和低速）三个设备的连接。
通用处理器接口允许ISP1760连接到各个
处理器，存储器映射的资源。该ISP1760是一个从主机：它不
需要主机系统总线“总线主控的能力。该接口是CON连接可配置，
确保与各种处理器的兼容性。数据传输可以进行上
16位或32位，使用程序输入/输出（PIO ）或直接内存存取（DMA）
与主要控制信号CON连接可配置为低电平或高电平有效。
TT的集成允许连接到全速和低速设备，而不
需要整合开放式主机控制器接口（ OHCI ）和通用主机控制器
接口（ UHCI ） 。而不是处理两套软件驱动程序， EHCI和OHCI或中
UHCI ，你需要处理的只有一组， EHCI ，这大大降低了软件
复杂性和IC的成本。
2.特点
s
该ISP1760的主机控制器部分符合
通用串行总线
特定网络阳离子版本2.0
s
该ISP1760的EHCI部分改编自
增强主机控制器接口
特定网络阳离子通用串行总线1.0版
s
包含支持高速三个集成高速收发器，
全速和低速模式
s
集成了TT的原始USB （全速和低速）设备支持
s
高达64 KB的内存（ 8 KX 64位） ，通过一个通用处理器访问
接口;在多任务环境下操作得以实现的
与工作组的投切实现的虚拟分段机制
请求
飞利浦半导体
ISP1760
内置高速USB主机控制器
s
通用处理器接口（非复用和可变时延）与CON连接的可配置
32位或16位外部数据总线;处理器接口可德网络定义为
可变延迟或SRAM型（内存映射）
s
从属DMA支持用于减小数据中的主机系统的CPU的负载
转移到或从存储器
s
集成锁相环（PLL），以12 MHz的晶体或外部时钟输入
s
综合multicon组fi guration FIFO
s
优化“毫秒为基础”或“多毫秒为基础的”飞利浦传输描述符（ PTD ）
打断
s
宽容的I / O为低电压CPU接口（ 1.65 V至3.6 V ）
s
3.3 V至5.0 V外部电源输入
s
集成的5.0 V至1.8 V或3.3 V至1.8 V的电压调节器（内部1.8 V的
低功耗核心）
s
内部上电复位和低电压复位
s
支持挂起和远程唤醒
s
目标电流消耗：
x
正常运行;在高速活动的一个端口：我
CC
＆ LT ;百毫安
x
暂停模式：我
SUSP
＆ LT ; 150
A
在室温下
s
内置CON连接的可配置过流保护电路（数字或模拟过电流保护）
s
提供LQFP128封装。
3.应用
该ISP1760可用于实现高速USB兼容的主机控制器
连接到大部分存在于市场的CPU的今天，具有通用处理器
接口与解复用的地址和数据总线。这是因为英法fi cient的
该ISP1760的奴隶类型的接口。
该ISP1760的内部结构是这样的，它可以在一个大范围被使用
应用需要高性能的内部主机控制器。
许多可能的应用的3.1实例
s
s
s
s
s
s
机顶盒：用于连接外置高性能大容量存储设备
手机：用于连接各种USB设备
个人数字助理（PDA ） ，用于连接多种USB设备
打印机：用于连接外部存储卡读卡器，可直接打印
数码相机（DSC） ：用于打印到外部USB打印机，直接打印
海量存储：用于连接外部存储卡读卡器或其他大容量存储
设备，用于直接备份。
该ISP1760的低功耗和深度电源管理模式
使其特别适合在便携设备中使用。
9397 750 13257
皇家飞利浦电子股份有限公司2004版权所有。
产品数据表
版本01 - 2004年11月8日
2 105
飞利浦半导体
ISP1760
内置高速USB主机控制器
5.框图
V
CC （ I / O）
37至39 ， 41至43 ，
45至47 ， 49 ， 51 ，
52 ，54， 56至58 ，
60至62 ， 64至66 ，
68至70 ， 72至74 ，
76至78 ， 80
DATA [ 15：0] / DATA [ 31：0]
82, 84, 86, 87,
89 ， 91至93 ，
95至98，
100 103 ， 105
A[17:1]
CS_N
RD_N
106
107
GENERIC处理器总线
10, 40, 48, 59, 67,
75, 83, 94, 104, 115
ISP1760
11
12
XTAL1
XTAL2
CLKIN
17
WR_N 108
IRQ
112
DREQ 114
DACK
116
PLL
工信部和有效载荷记忆：
RISC处理器
13
16-bit
内部存储器
接口：
30兆赫
or
多达64个字节
60兆赫
32-bit
内存
虚拟分割
管理
多任务支持
单位
+
122
全局控制
打断
和权力
控制
119
管理
+
内存
从属DMA
ARBITER
调节器
和FIFO
上电复位
110
+
和V
BAT
ON
五金
CON组fi guration
5, 50,
注册
85, 118
5 V - TO- 1.8 V
EHCI和
操作
注册
PIE
电压
调节器
5 V - TO- 3.3 V
电压
调节器
数字
和模拟
过电流
发现
6, 7
RESET_N
暂停/
Wakeup_n
V
BAT_ON_N
V
REG(1V8)
V
CC(5V0)
交易
翻译者
和RAM
9
V
REG(3V3)
USB全速和低速数据路径
USB高速数据路径
端口的路由或控制逻辑+主机和集线器端口状态
2
REF5V
高速
USB ATX1
高速
USB ATX2
高速
USB ATX3
4, 8, 14, 17, 24,
31, 36, 44, 53,
55, 63, 71, 79,
88, 90, 99, 109,
121, 123
004aaa435
16 15
20 19 18 21 127
23 22
27 26
25 28 128
30 29 34 33 32 35 1
RREF1
GND
DP1
DM1
RREF2
OC1_N
GND
DP2
GND
DM2
RREF3
OC2_N
DP3
DM3
OC3_N
PSW3_N
GND
GND
GND
GND
PSW1_N
PSW2_N
图1.框图。
9397 750 13257
皇家飞利浦电子股份有限公司2004版权所有。
产品数据表
版本01 - 2004年11月8日
4 105
飞利浦半导体
ISP1760
内置高速USB主机控制器
6.管脚信息
6.1钢钉
128
103
102
1
ISP1760BE
38
39
64
65
004aaa505
图2.引脚CON组fi guration （ LQFP128 ） 。
6.2引脚说明
表2：
符号
[1]
OC3_N
REF5V
TEST
GND
V
REG(1V8)
V
CC(5V0)
V
CC(5V0)
GND
V
REG(3V3)
V
CC （ I / O）
XTAL1
XTAL2
CLKIN
GND
9397 750 13257
引脚说明
针
1
2
3
4
5
6
7
8
9
10
11
12
13
14
TYPE
[2]
描述
AI
AI
-
-
P
P
P
-
P
P
AI
AO
I
-
端口3个模拟（ 5 V输入）和数字输入过流;如果不使用，
连接到V
CC （ I / O）
通过一个10kΩ的电阻
模拟OC探测器5 V基准电压输入;连接一个100 nF
去耦电容
连接到接地
模拟地
核心功率输出（ 1.8 V ） ;内部1.8 V数字内核;用于
脱钩;连接一个100 nF的电容
输入到内部稳压器（ 3.0 V至5.5 V ） ;连接一个100 nF
去耦电容
输入到内部稳压器（ 3.0 V至5.5 V ） ;连接一个100 nF
去耦电容
振荡器地面
稳压器输出（ 3.3 V ） ;只去耦;连接一个100 nF
电容和一个4.7
F
10
F
电容
数字电源; 1.65 V至3.6 V ;连接一个100 nF电容去耦
电容
12 MHz晶振输入接口;连接，如果一个外部接地
时钟被使用;看
表84
12 MHz的晶振输出连接
12 MHz振荡器或时钟输入;连接到V
CC （ I / O）
在不使用时
3.3 V宽容
数字地
皇家飞利浦电子股份有限公司2004版权所有。
产品数据表
版本01 - 2004年11月8日
5 105
QQ：2881677436 复制
