【集成电路系统公司ICS85408LOWSKEW, 1-TO-8D。微分-TO-LVDS LOCKDI】,IC型号ICS85408,ICS85408 PDF资料,ICS85408经销商,ic,电子元器件-51电子网

集成

电路

系统公司

ICS85408

L

OW

S

KEW

, 1-

TO

-8

D

。微分

-

TO

-LVDS

LOCK

D

ISTRIBUTION

C

HIP

F

EATURES

8路差分LVDS输出

CLK ， NCLK对可以接受以下差异

输入电平： LVPECL ， LVDS ， LVHSTL ， SSTL ， HCSL

最大输出频率： 700MHz的

任何转换差分输入信号（ LVPECL ， LVHSTL ，

SSTL ， HCSL ），以LVDS电平，无需外部偏置网络

任何转换单端输入信号与LVDS

在NCLK输入电阻偏置

多路输出使能输入禁用未使用的输出

在减少扇出的应用

输出偏斜： 50ps的（最大）

部分到部分偏斜： 550ps （最大）

传播延迟： 2.4ns （最大值）

工作电压3.3V

0 ° C至70 ° C的环境工作温度

无铅封装，符合RoHS标准

G

ENERAL

D

ESCRIPTION

该ICS85408是一种低歪斜，高性能

1至8路差分至LVDS时钟分配

HiPerClockS

芯片和HiPerClock 的成员

S

系列高性能时钟解决方案

从ICS 。该ICS85408 CLK ， NCLK对可以AC-

概念最差分输入电平，并将其转换为3.3V

LVDS的输出电平。采用低电压差分

信号（LVDS ），该ICS85408提供了一个低功耗，低

噪声，低偏移，点至点的解决方案分发LVDS

时钟信号。

ICS

保证输出部分，以部分偏移进行规范

该ICS85408适合那些要求苛刻的应用程序以及

定义的性能和可重复性。

B

LOCK

D

IAGRAM

OE

Q0

nQ0

Q1

nQ1

Q2

nQ2

Q3

nQ3

Q4

nQ4

Q5

nQ5

Q6

nQ6

Q7

nQ7

P

IN

A

SSIGNMENT

nQ6

Q6

nQ5

Q5

nQ4

Q4

nQ3

Q3

nQ2

Q2

nQ1

Q1

1

2

3

4

5

6

7

8

9

10

11

12

24

23

22

21

20

19

18

17

16

15

14

13

Q7

nQ7

OE

GND

V

DD

V

DD

GND

V

DD

CLK

NCLK

Q0

nQ0

CLK

NCLK

ICS85408

24引脚， 173 - MIL TSSOP

4.4毫米X 7.8毫米X 0.92毫米体封装

G封装

顶视图

85408BG

www.icst.com/products/hiperclocks.html

1

REV 。一个2005年4月25日

集成

电路

系统公司

ICS85408

L

OW

S

KEW

, 1-

TO

-8

D

。微分

-

TO

-LVDS

LOCK

D

ISTRIBUTION

C

HIP

TYPE

产量

输入

动力

上拉

下拉

描述

差分输出对。 LVDS接口的水平。

INVER婷差分时钟输入。

非INVER婷差分时钟输入。

正电源引脚。

T

ABLE

1. P

IN

D

ESCRIPTIONS

数

1, 2

3, 4

5, 6

7, 8

9, 10

11, 12

13, 14

15

16

17, 19, 20

18, 21

名字

nQ6 ， Q6

nQ5 ， Q5

nQ4 ， Q4

nQ3 ， Q3

NQ2 ， Q2

NQ1 ， Q1

nQ0 ， Q0

NCL

CLK

V

DD

GND

电源接地。

输出使能。控制启用和禁用输出

QX ， nQx 。高电平时，输出被激活。当低时，

22

OE

输入

上拉

输出在成为HiZ 。 LVCMOS / LVTTL接口电平。

23, 24

nQ7 ， Q7

产量

差分输出对。 LVDS接口的水平。

注意：

上拉

和

下拉

是指内部输入电阻。见表2 ，引脚特性，为典型值。

T

ABLE

2. P

IN

C

极特

符号

C

IN

R

上拉

R

下拉

C

PD

参数

输入电容

输入上拉电阻

输入下拉电阻

功率耗散电容

（每路输出）

测试条件

最小典型

4

51

4

最大

单位

pF

kΩ

pF

T

ABLE

3A 。

ONTROL

I

NPUT

F

油膏

T

ABLE

输入

OE

0

1

喜

活跃

输出

Q0:Q7

nQ0 ： nQ7

成为HiZ

活跃

T

ABLE

3B 。

LOCK

I

NPUT

F

油膏

T

ABLE

输入

CLK

0

1

0

1

偏见;注1

85408BG

NCLK

1

0

偏见;注1

0

1

输出

Q0:Q7

nQ0 ： nQ7

低

高

低

高

低

高

低

高

输入到输出模式

差分至差分

单端至差分

极性

非铟（Inver）婷

INVER婷

REV 。一个2005年4月25日

注1 ：请参考"Wiring的差分输入接受单端Levels"应用信息部分。

www.icst.com/products/hiperclocks.html

2

集成

电路

系统公司

ICS85408

L

OW

S

KEW

, 1-

TO

-8

D

。微分

-

TO

-LVDS

LOCK

D

ISTRIBUTION

C

HIP

4.6V

-0.5V到V

DD

+ 0.5 V

10mA

15mA

70 ℃/ W（ 0 MPS ）

-65 ℃150 ℃的

注：如果运行条件超出绝对下上市

最大额定值可能会造成永久性损坏

装置。这些评价只强调规范。实用

产物在这些条件下或在任何条件操作BE-

彼处那些在上市

DC特性

or

AC Character-

istics

是不是暗示。暴露在绝对最大额定值

长时间条件可能会影响产品的可靠性。

A

BSOLUTE

M

AXIMUM

R

ATINGS

电源电压，V

DD

输入，V

I

输出，我

O

连续电流

浪涌电流

封装的热阻抗，

θ

JA

贮藏温度，T

英镑

T

ABLE

4A 。 P

OWER

S

UPPLY

DC

极特

,

V

DD

= 3.3V ±5％，T

A

= 0°C

TO

70°C

符号

V

DD

I

DD

参数

正电源电压

电源电流

测试条件

最低

3.135

典型

3.3

最大

3.465

90

单位

V

mA

T

ABLE

4B 。 LVCMOS / LVTTL DC

极特

,

V

DD

= 3.3V ±5％，T

A

= 0°C

TO

70°C

符号

V

IH

V

IL

I

IH

I

IL

参数

输入高电压

输入低电压

输入高电流

输入低电平电流

OE

V

DD

= V

IN

= 3.465V

V

DD

= 3.465V, V

IN

= 0V

-150

测试条件

最低

2

-0.3

典型

最大

V

DD

+ 0.3

0.8

5

单位

V

A

T

ABLE

4C 。

。微分

DC

极特

,

V

DD

= 3.3V ±5％，T

A

= 0°C

TO

70°C

符号

I

IH

I

IL

V

PP

参数

输入高电流

CLK

NCLK

输入低电平电流

CLK

NCLK

测试条件

V

IN

= V

DD

= 3.465V

V

IN

= V

DD

= 3.465V

V

DD

= 3.465V, V

IN

= 0V

V

DD

= 3.465V, V

IN

= 0V

-5

-150

1.3

V

DD

- 0.85

最低

典型

最大

150

5

单位

A

V

峰 - 峰电压

0.15

共模输入电压;

V

CMR

0.5

注1,2

注1 ：对于单端应用，最大输入电压为CLK ， NCLK为V

DD

+ 0.3V.

注2 ：共模电压定义AST V

IH

.

85408BG

www.icst.com/products/hiperclocks.html

3

REV 。一个2005年4月25日

集成

电路

系统公司

ICS85408

L

OW

S

KEW

, 1-

TO

-8

D

。微分

-

TO

-LVDS

LOCK

D

ISTRIBUTION

C

HIP

测试条件

R

L

= 100

Ω

R

L

= 100

Ω

最低

250

1.125

-10

-1

典型

400

1.4

最大

600

50

1.6

50

+10

+1

-5.5

-12

单位

mV

V

mV

A

mA

T

ABLE

4D 。 LVDS DC

极特

,

V

DD

= 3.3V ±5％，T

A

= 0°C

TO

70°C

符号

V

OD

Δ

V

OD

V

OS

Δ

V

OS

I

OZ

I

关闭

I

OSD

I

OS

/I

OSB

参数

差分输出电压

V

OD

幅度变化

失调电压

V

OS

幅度变化

高阻抗漏电流

关机泄漏

差分输出肖尔吨短路电流

输出肖尔吨短路电流

T

ABLE

5. AC - C

极特

,

V

DD

= 3.3V ±5％，T

A

= 0°C

TO

70°C

符号参数

f

最大

t

PD

输出频率

传播延迟;注1

输出偏斜;注2： 4

帕吨至帕吨倾斜;注3，注4

输出上升/下降时间

输出占空比

输出使能时间;注5：

20 ％至80％

50

45

1.6

测试条件

最低

典型

最大

700

2.4

50

550

600

55

5

单位

兆赫

ns

ps

%

ns

t

SK （ O）

t

SK （PP）的

t

R

/ t

F

ODC

t

PZL

, t

PZH

t

PLZ

, t

PHZ

输出禁止时间;注5：

在f测量所有参数

≤

622MHz ，除非另有说明。

注1 ：从差动输入交叉点到差动输出交叉点测定。

注2 ：定义为输出之间的偏移，在相同的电源电压，并以相等的负载条件。

测得的输出差分交叉点。

注3 ：定义为扭曲在不同的设备输出，在相同的电源电压下工作的

并且以相同的负载条件。使用同一类型的每个设备上的输入，输出被测量

在差分交叉点。

注4 ：本款是按照JEDEC标准65定义。

注5 ：这些参数由特性保证。在生产5时未经测试。

85408BG

www.icst.com/products/hiperclocks.html

4

REV 。一个2005年4月25日

集成

电路

系统公司

ICS85408

L

OW

S

KEW

, 1-

TO

-8

D

。微分

-

TO

-LVDS

LOCK

D

ISTRIBUTION

C

HIP

P

ARAMETER

M

EASUREMENT

I

载文信息

3.3V

V

DD

范围

Qx

NCLK

电源

+

浮GND

-

LVDS

nQx

V

CLK

PP

交叉点

V

CMR

GND

3.3V

安输出

L

OAD

AC牛逼

美东时间

C

IRCUIT

D

。微分

I

NPUT

L

伊维尔基尼

第1部分

nQx

第1部分

Qx

第2部分

NQY

第2部分

Qy

nQx

Qx

NQY

Qy

t

SK （PP）的

t

SK （ O）

P

艺术

-

TO

-P

艺术

S

KEW

O

安输出

S

KEW

nQ0 ： nQ7

Q0:Q7

NCLK

CLK

脉冲宽度

t

期

nQ0 ： nQ7

Q0:Q7

t

PD

ODC =

t

PW

t

期

O

安输出

D

UTY

C

YCLE

/P

ULSE

W

ID

/P

ERIOD

85408BG

P

ROPAGATION

D

ELAY

www.icst.com/products/hiperclocks.html

5

REV 。一个2005年4月25日

集成

电路

系统公司

ICS932S203

频率发生器， 133MHz的CPU差分时钟

推荐应用：

基于英特尔CK408处理器的服务器

输出特点：

4差分时钟CPU双@ 3.3V

7个PCI （ 3.3V ） @ 33.3MHz

3 PCI_F （ 3.3V ） @ 33.3MHz

1个USB （ 3.3V ） @ 48MHz的

1个点（ 3.3V ） @ 48MHz的

1 REF （ 3.3V ） @ 14.318MHz

1 3V66 （ 3.3V ） @ 66.6MHz频率范围内

1 VCH / 3V66 （ 3.3V ） @ 48MHz的或66.6MHz频率范围内

3 66MHz_OUT / 3V66 （ 3.3V ） @ 66.6MHz_IN

或66.6MHz频率范围内

1 66MHz_IN / 3V66 （ 3.3V ） @输入/ 66MHz的

产品特点：

支持扩频调制，

向下蔓延0至-0.5 ％。

通过PD ＃高效的电源管理方案

和PCI_STOP ＃。

使用外部14.318MHz晶振

停止时钟和控制功能可通过

SMBus接口。

关键的特定连接的阳离子：

CPU输出抖动<150ps

3V66输出抖动<250ps

CPU输出偏斜<150ps

引脚配置

56引脚SSOP 300MIL / TSSOP

*这些输入具有150K内部上拉电阻连接到VDD 。

框图

的功能

中央处理器

（兆赫）

100

133.3

100

133.3

高阻

Tclk/2

3V66

（兆赫）

66.6

高阻

Tclk/4

66Buff [2 ：0]的

3V66[4:2]

（兆赫）

66.6在路径

66.在路径

66.6

高阻

Tclk/4

PCI_F

PCI

（兆赫）

66.6 / 2

33.3

高阻

Tclk/8

FS1 FS0

1

0

MID

0

1

0

1

0

1

0601E—12/22/04

ICS932S203

引脚配置

引脚数

1, 8, 14, 19, 26,

32, 37, 46, 50

2

3

7, 6, 5

4, 9, 15, 20, 27,

31, 36, 41, 47

18, 17, 16, 13,

12,11, 10

23, 22, 21

24

25

引脚名称

VDD

X1

X2

PCICLK_F （2 ：0）

GND

PCICLK （6 ：0）

66MHz_OUT （2 ：0）

3V66 (4:2)

66MHz_IN

3V66_5

PD ＃

TYPE

PWR

X2铬石英晶体输入

X1铬石英晶体

产量

OUT

PWR

OUT

IN

OUT

IN

3.3V电源

14.318MHz铬石英晶体输入

14.318MHz铬石英晶体输出

描述

自由运行PCI时钟不会影响PCI_STOP ＃的电源管理。

接地引脚， 3.3V电源

PCI时钟输出

66MHz的缓冲66MHz_OUT从66MHz_IN输入。

66MHz的参考时钟，内部VCO

66MHz的输入缓冲66MHz_OUT和PCI时钟

66MHz的参考时钟，内部VCO

调用掉电模式。低电平有效。

28

VTT_PWRGD ＃

IN

I / O

IN

OUT

IN

OUT

IN

OUT

IN

OUT

这个3.3V的LVTTL输入是用来确定一个电平敏感的选通

当FS [ 0 ： 2 ]和MULTISEL0输入是有效的，并随时可以

采样

（低电平有效）

数据引脚SMBus的circuitr 5V容限

的SMBus的circuitr 可承受5V时钟引脚

66MHz的参考时钟，内部VCO

暂停PCICLK时钟的逻辑0电平，当输入为低电平，除非

PCICLK_F它们是自由运行的

3.3V输出可选择通过

I

2

C

是由内部VCO或66MHz的

48MHz的（非SSC ）

48MHz的输出时钟的DOT

48MHz的输出时钟的USB

特别3.3V输入模式选择

该引脚建立基准电流为CPUCLK的对。该引脚

需要一个固定的精密电阻器连接到地，以建立

适当的电流。

MULTSEL0输入感测到上电，然后先在内部锁存

被用于在3V 14.318MHz时钟输出引脚。

"Complementar y"时钟的差分对CPU输出。这些都是当前

输出和外部电阻所需要的电压偏置。

"True"时钟的差分对CPU输出。这些电流输出和

外部电阻器所需的偏压。

14.318MHz的参考时钟。

29

30

33

34

35

38

39

40, 55

42

43

44, 48, 51, 53

45, 49, 52, 54

56

SDATA

SCLK

3V66_0

PCI_STOP ＃

3V66_1/VCH_CLK

48MHz_DOT

48MHz_USB

FS（ 1：0 ）

I REF

MULTSEL0

CPUCLKC （3 ：0）

CPUCLKT （3 ：0）

REF

电源组

（ ANALOG ）

VDDA = PLL1

VDD48 = 48MHz的， PLL

VDDREF = VDD为XTAL与POR

（数字）

VDDpci

VDD3V66

VDDcpu

0601E—12/22/04

2

ICS932S203

频率选择表

FS2

1

0

MID

FS1

0

1

0

1

0

1

中央处理器

100

133.3

100

133.3

高阻

Tclk/2

3V66 (1:0)

66.6

高阻

Tclk/4

66Buff （2 ：0） /

3V66 (4:2)

66.6在路径

66.6

高阻

Tclk/4

66 /

3V66_5

66.6

高阻

Tclk/4

PCI

66.6 / 2

33.3

高阻

Tclk/8

REF

14.318

高阻

TCLK

USB ，

DOT

48

高阻

Tclk/2

记

卜FF器

模式66

卜FF器

模式66

驱动66

三州

输出

TCLK是

X1输入

主机摆动功能选择

MULTISEL0

董事会目标

跟踪/术语Z-

50欧姆

参考R，

IREF =

V

DD

/(3*Rr)

Rr = 221 1%,

IREF = 5.00毫安

Rr = 475 1%,

IREF = 2.32毫安

产量

当前

IOH = 4 * I REF

IOH = 6 * I REF

VOH @ Z

0

1

1.0V @ 50

0.7V @ 50

0601E—12/22/04

3

ICS932S203

字节0 ：控制寄存器

位

位0

第1位

第2位

B这3

4位

第5位

第6位

B这7

针＃

-

55

40

34

-

35

-

名字

FS0

FS1

PCI_STOP ＃

3

PWD

1

X

1

TYPE

R

描述

（保留）

反映FS0针的采样值上电

反映FS1引脚的采样值上电

硬件模式：反映PCI_STOP ＃值

引脚进行采样的PWD

（保留）

VCH选择为66MHz / 48MHz的

0 = 66MHz的， 1 = 48MHz的

（保留）

0 =传播关，1 =铺在

3V66_1/VCH

传播

启用

0

RW

字节1 ：控制寄存器

位

位0

第1位

第2位

B这3

4位

第5位

第6位

第7位

针＃

52, 51

49, 48

45, 44

52, 51

49, 48

45, 44

53, 54

43

名字

CPUCLKT0

CPUCLKC0

CPUCLKT1

CPUCLKC1

CPUCLKT2

CPUCLKC2

PWD

1

0

TYPE

RW

-

RW

R

描述

0 =禁用1 =启用

RESER VED

0 =禁用1 =启用

反映MULTSEL0的当前值

CPUCLKT3

CPUCLKC3

MULTSEL0

1

X

注意事项：

1， R =只读RW =读取和写入

2. PWD =上电默认

3.该位的目的是允许系统设计者实现在两种方式之一PCI_STOP功能。

枯萎的系统设计人员可以选择使用外部提供的PCI_STOP ＃引脚断言和去断言

通过SMBus字节0位3 PCI_STOP功能。

在硬件模式下，不允许写入SMBus的字节0位3 。在软件模式下是不允许拉

外部PCI_STOP引脚为低电平。这避免了与硬件相关的问题开始，停止软件

PCI_STOP条件。时钟芯片是要在硬件或软件PCI_STOP模式仅操作时，它

不允许混合使用这些模式。

在硬件模式下， SMBus的字节0位3是R / W ，应能反映出一部分的地位。是否

芯片处于PCI_STOP模式。

功能PCI_STOP模式应输入时[（ PCI_STOP ＃ = 0）或（ SMBus的字节0位3 = 0 ）。

0601E—12/22/04

4

ICS932S203

字节2 ：控制寄存器

位

位0

第1位

第2位

B这3

4位

第5位

B是6

第7位

针＃

10

11

12

13

16

17

18

-

名字

PCICLK0

PCICLK1

PCICLK2

PCICLK3

PCICLK4

PCICLK5

PCICLK6

-

PWD

1

0

TYPE

RW

-

描述

0 =禁用1 =启用

（保留）

字节3 ：控制寄存器

位

位0

第1位

第2位

第3位

4位

碧吨5

第6位

B这7

针＃

5

6

7

5

6

7

39

38

名字

PCICLK_F0

PCICLK_F1

PCICLK_F2

PCICLK_F0

PCICLK_F1

PCICLK_F2

48MHz_USB

48MHz_DOT

PWD

1

0

1

TYPE

RW

描述

0 =禁用1 =启用

允许PCICLK_F0用的ASSER化控制

PCI_STOP ＃。 0 =自由运行， 1 =不自由运行

允许PCICLK_F1用的ASSER化控制

PCI_STOP ＃。 0 =自由运行， 1 =不自由运行

允许PCICLK_F2用的ASSER化控制

PCI_STOP ＃。 0 =自由运行， 1 =不自由运行

0 =禁用1 =启用

字节4 ：控制寄存器

位

位0

第1位

第2位

B这3

B这4

B这5

B是6

第7位

针＃

21

22

23

24

35

33

-

名字

66MHz_OUT0/3V66-2

66MHz_OUT0/3V66-3

66MHz_OUT0/3V66-4

3V66_5

3V66_1/VCH_CLK

3V66_0

-

PWD

1

0

TYPE

RW

R

描述

0 =禁用1 =启用

（保留）

注意事项：

1， R =只读RW =读取和写入

2. PWD =上电默认

0601E—12/22/04

5

集成

电路

系统公司

ICS932S203

频率发生器， 133MHz的CPU差分时钟

推荐应用：

基于英特尔CK408处理器的服务器

输出特点：

4差分时钟CPU双@ 3.3V

7个PCI （ 3.3V ） @ 33.3MHz

3 PCI_F （ 3.3V ） @ 33.3MHz

1个USB （ 3.3V ） @ 48MHz的

1个点（ 3.3V ） @ 48MHz的

1 REF （ 3.3V ） @ 14.318MHz

1 3V66 （ 3.3V ） @ 66.6MHz频率范围内

1 VCH / 3V66 （ 3.3V ） @ 48MHz的或66.6MHz频率范围内

3 66MHz_OUT / 3V66 （ 3.3V ） @ 66.6MHz_IN

或66.6MHz频率范围内

1 66MHz_IN / 3V66 （ 3.3V ） @输入/ 66MHz的

产品特点：

支持扩频调制，

向下蔓延0至-0.5 ％。

通过PD ＃高效的电源管理方案

和PCI_STOP ＃。

使用外部14.318MHz晶振

停止时钟和控制功能可通过

SMBus接口。

关键的特定连接的阳离子：

CPU输出抖动<150ps

3V66输出抖动<250ps

CPU输出偏斜<150ps

引脚配置

56引脚SSOP 300MIL / TSSOP

*这些输入具有150K内部上拉电阻连接到VDD 。

框图

的功能

中央处理器

（兆赫）

100

133.3

100

133.3

高阻

Tclk/2

3V66

（兆赫）

66.6

高阻

Tclk/4

66Buff [2 ：0]的

3V66[4:2]

（兆赫）

66.6在路径

66.在路径

66.6

高阻

Tclk/4

PCI_F

PCI

（兆赫）

66.6 / 2

33.3

高阻

Tclk/8

FS1 FS0

1

0

MID

0

1

0

1

0

1

0601E—12/22/04

ICS932S203

引脚配置

引脚数

1, 8, 14, 19, 26,

32, 37, 46, 50

2

3

7, 6, 5

4, 9, 15, 20, 27,

31, 36, 41, 47

18, 17, 16, 13,

12,11, 10

23, 22, 21

24

25

引脚名称

VDD

X1

X2

PCICLK_F （2 ：0）

GND

PCICLK （6 ：0）

66MHz_OUT （2 ：0）

3V66 (4:2)

66MHz_IN

3V66_5

PD ＃

TYPE

PWR

X2铬石英晶体输入

X1铬石英晶体

产量

OUT

PWR

OUT

IN

OUT

IN

3.3V电源

14.318MHz铬石英晶体输入

14.318MHz铬石英晶体输出

描述

自由运行PCI时钟不会影响PCI_STOP ＃的电源管理。

接地引脚， 3.3V电源

PCI时钟输出

66MHz的缓冲66MHz_OUT从66MHz_IN输入。

66MHz的参考时钟，内部VCO

66MHz的输入缓冲66MHz_OUT和PCI时钟

66MHz的参考时钟，内部VCO

调用掉电模式。低电平有效。

28

VTT_PWRGD ＃

IN

I / O

IN

OUT

IN

OUT

IN

OUT

IN

OUT

这个3.3V的LVTTL输入是用来确定一个电平敏感的选通

当FS [ 0 ： 2 ]和MULTISEL0输入是有效的，并随时可以

采样

（低电平有效）

数据引脚SMBus的circuitr 5V容限

的SMBus的circuitr 可承受5V时钟引脚

66MHz的参考时钟，内部VCO

暂停PCICLK时钟的逻辑0电平，当输入为低电平，除非

PCICLK_F它们是自由运行的

3.3V输出可选择通过

I

2

C

是由内部VCO或66MHz的

48MHz的（非SSC ）

48MHz的输出时钟的DOT

48MHz的输出时钟的USB

特别3.3V输入模式选择

该引脚建立基准电流为CPUCLK的对。该引脚

需要一个固定的精密电阻器连接到地，以建立

适当的电流。

MULTSEL0输入感测到上电，然后先在内部锁存

被用于在3V 14.318MHz时钟输出引脚。

"Complementar y"时钟的差分对CPU输出。这些都是当前

输出和外部电阻所需要的电压偏置。

"True"时钟的差分对CPU输出。这些电流输出和

外部电阻器所需的偏压。

14.318MHz的参考时钟。

29

30

33

34

35

38

39

40, 55

42

43

44, 48, 51, 53

45, 49, 52, 54

56

SDATA

SCLK

3V66_0

PCI_STOP ＃

3V66_1/VCH_CLK

48MHz_DOT

48MHz_USB

FS（ 1：0 ）

I REF

MULTSEL0

CPUCLKC （3 ：0）

CPUCLKT （3 ：0）

REF

电源组

（ ANALOG ）

VDDA = PLL1

VDD48 = 48MHz的， PLL

VDDREF = VDD为XTAL与POR

（数字）

VDDpci

VDD3V66

VDDcpu

0601E—12/22/04

2

ICS932S203

频率选择表

FS2

1

0

MID

FS1

0

1

0

1

0

1

中央处理器

100

133.3

100

133.3

高阻

Tclk/2

3V66 (1:0)

66.6

高阻

Tclk/4

66Buff （2 ：0） /

3V66 (4:2)

66.6在路径

66.6

高阻

Tclk/4

66 /

3V66_5

66.6

高阻

Tclk/4

PCI

66.6 / 2

33.3

高阻

Tclk/8

REF

14.318

高阻

TCLK

USB ，

DOT

48

高阻

Tclk/2

记

卜FF器

模式66

卜FF器

模式66

驱动66

三州

输出

TCLK是

X1输入

主机摆动功能选择

MULTISEL0

董事会目标

跟踪/术语Z-

50欧姆

参考R，

IREF =

V

DD

/(3*Rr)

Rr = 221 1%,

IREF = 5.00毫安

Rr = 475 1%,

IREF = 2.32毫安

产量

当前

IOH = 4 * I REF

IOH = 6 * I REF

VOH @ Z

0

1

1.0V @ 50

0.7V @ 50

0601E—12/22/04

3

ICS932S203

字节0 ：控制寄存器

位

位0

第1位

第2位

B这3

4位

第5位

第6位

B这7

针＃

-

55

40

34

-

35

-

名字

FS0

FS1

PCI_STOP ＃

3

PWD

1

X

1

TYPE

R

描述

（保留）

反映FS0针的采样值上电

反映FS1引脚的采样值上电

硬件模式：反映PCI_STOP ＃值

引脚进行采样的PWD

（保留）

VCH选择为66MHz / 48MHz的

0 = 66MHz的， 1 = 48MHz的

（保留）

0 =传播关，1 =铺在

3V66_1/VCH

传播

启用

0

RW

字节1 ：控制寄存器

位

位0

第1位

第2位

B这3

4位

第5位

第6位

第7位

针＃

52, 51

49, 48

45, 44

52, 51

49, 48

45, 44

53, 54

43

名字

CPUCLKT0

CPUCLKC0

CPUCLKT1

CPUCLKC1

CPUCLKT2

CPUCLKC2

PWD

1

0

TYPE

RW

-

RW

R

描述

0 =禁用1 =启用

RESER VED

0 =禁用1 =启用

反映MULTSEL0的当前值

CPUCLKT3

CPUCLKC3

MULTSEL0

1

X

注意事项：

1， R =只读RW =读取和写入

2. PWD =上电默认

3.该位的目的是允许系统设计者实现在两种方式之一PCI_STOP功能。

枯萎的系统设计人员可以选择使用外部提供的PCI_STOP ＃引脚断言和去断言

通过SMBus字节0位3 PCI_STOP功能。

在硬件模式下，不允许写入SMBus的字节0位3 。在软件模式下是不允许拉

外部PCI_STOP引脚为低电平。这避免了与硬件相关的问题开始，停止软件

PCI_STOP条件。时钟芯片是要在硬件或软件PCI_STOP模式仅操作时，它

不允许混合使用这些模式。

在硬件模式下， SMBus的字节0位3是R / W ，应能反映出一部分的地位。是否

芯片处于PCI_STOP模式。

功能PCI_STOP模式应输入时[（ PCI_STOP ＃ = 0）或（ SMBus的字节0位3 = 0 ）。

0601E—12/22/04

4

ICS932S203

字节2 ：控制寄存器

位

位0

第1位

第2位

B这3

4位

第5位

B是6

第7位

针＃

10

11

12

13

16

17

18

-

名字

PCICLK0

PCICLK1

PCICLK2

PCICLK3

PCICLK4

PCICLK5

PCICLK6

-

PWD

1

0

TYPE

RW

-

描述

0 =禁用1 =启用

（保留）

字节3 ：控制寄存器

位

位0

第1位

第2位

第3位

4位

碧吨5

第6位

B这7

针＃

5

6

7

5

6

7

39

38

名字

PCICLK_F0

PCICLK_F1

PCICLK_F2

PCICLK_F0

PCICLK_F1

PCICLK_F2

48MHz_USB

48MHz_DOT

PWD

1

0

1

TYPE

RW

描述

0 =禁用1 =启用

允许PCICLK_F0用的ASSER化控制

PCI_STOP ＃。 0 =自由运行， 1 =不自由运行

允许PCICLK_F1用的ASSER化控制

PCI_STOP ＃。 0 =自由运行， 1 =不自由运行

允许PCICLK_F2用的ASSER化控制

PCI_STOP ＃。 0 =自由运行， 1 =不自由运行

0 =禁用1 =启用

字节4 ：控制寄存器

位

位0

第1位

第2位

B这3

B这4

B这5

B是6

第7位

针＃

21

22

23

24

35

33

-

名字

66MHz_OUT0/3V66-2

66MHz_OUT0/3V66-3

66MHz_OUT0/3V66-4

3V66_5

3V66_1/VCH_CLK

3V66_0

-

PWD

1

0

TYPE

RW

R

描述

0 =禁用1 =启用

（保留）

注意事项：

1， R =只读RW =读取和写入

2. PWD =上电默认

0601E—12/22/04

5