IS80LV51
IS80LV31
IS80LV51
IS80LV31
CMOS单芯片
低电压
8位微控制器
ISSI
概述
ISSI
超前信息
1998年10月
特点
基于80C51架构
4K ×8 ROM（ IS80LV51只）
128 ×8 RAM
2个16位定时器/计数器
全双工串行通道
布尔处理器
4个8位I / O端口， 32个I / O口线
内存寻址能力
- 64K的ROM和64K RAM
可编程锁
- 锁定位（ 2 ）
省电模式：
- 空闲和掉电
6个中断源
大多数指令在执行0.3
s
CMOS和TTL兼容
最大速度： 40兆赫@ VCC = 3.3V
提供工业级温度
可用的软件包：
- 40引脚DIP
- 44引脚PLCC
- 44引脚PQFP
该
ISSI
IS80LV51和IS80LV31是高性能
微控制器采用高密度CMOS制造
技术。该CMOS IS80LV51 / 31在功能上
与业界标准的80C51兼容
微控制器。
该IS80LV51 / 31设计了4K ×8 ROM（ IS80LV51
只） ; 128 ×8 RAM; 32个可编程I / O线;串行
对于无论是多机通信的I / O端口， I / O
扩展或全双工UART ;两个16位定时器/计数器;
六源，两个优先级嵌套中断结构;
和片上振荡器和时钟电路。该
IS80LV51 / 31可使用标准TTL扩展
兼容的内存。
P1.0
P1.1
P1.2
P1.3
P1.4
P1.5
P1.6
P1.7
RST
RxD/P3.0
TxD/P3.1
INT0/P3.2
INT1/P3.3
T0/P3.4
T1/P3.5
WR/P3.6
RD/P3.7
XTAL2
XTAL1
GND
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
VCC
P0.0/AD0
P0.1/AD1
P0.2/AD2
P0.3/AD3
P0.4/AD4
P0.5/AD5
P0.6/AD6
P0.7/AD7
EA / VPP
ALE / PROG
PSEN
P2.7/A15
P2.6/A14
P2.5/A13
P2.4/A12
P2.3/A11
P2.2/A10
P2.1/A9
P2.0/A8
图1. IS80LV51 / 31引脚配置： 40引脚PDIP
本文件包含超前信息数据。 ISSI保留随时更改其产品在任何时候，恕不另行通知，以改进设计和提供最好的右
产品。我们假设它可能出现在本出版物中的任何错误不承担任何责任。 版权所有1998年，集成硅解决方案公司
集成的芯片解决方案，公司
超前信息
MC018-0A
10/01/98
1
IS80LV51
IS80LV31
P0.0/AD0
P0.1/AD1
P0.2/AD2
P0.3/AD3
ISSI
VCC
P1.4
P1.3
P1.2
P1.1
P1.0
指数
P1.5
P1.6
P1.7
RST
RxD/P3.0
NC
TxD/P3.1
INT0/P3.2
INT1/P3.3
T0/P3.4
T1/P3.5
7
8
9
10
11
12
13
14
15
16
17
6
5
4
3
2
NC
1
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
P0.4/AD4
P0.5/AD5
P0.6/AD6
P0.7/AD7
EA / VPP
NC
ALE / PROG
PSEN
P2.7/A15
P2.6/A14
P2.5/A13
18
WR/P3.6
19
RD/P3.7
20
XTAL2
21
XTAL1
22
GND
23
NC
24
A8/P2.0
25
A9/P2.1
26
A10/P2.2
27
A11/P2.3
28
A12/P2.4
图2. IS80LV51 / 31引脚配置： 44引脚PLCC
2
集成的芯片解决方案，公司
超前信息
MC018-0A
10/01/98
IS80LV51
IS80LV31
P0.0/AD0
P0.1/AD1
P0.2/AD2
P0.3/AD3
ISSI
VCC
P1.4
P1.3
P1.2
P1.1
P1.0
44
P1.5
P1.6
P1.7
RST
RxD/P3.0
NC
TxD/P3.1
INT0/P3.2
INT1/P3.3
T0/P3.4
T1/P3.5
1
2
3
4
5
6
7
8
9
10
11
12
43
42
41
40
NC
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
P0.4/AD4
P0.5/AD5
P0.6/AD6
P0.7/AD7
EA / VPP
NC
ALE / PROG
PSEN
P2.7/A15
P2.6/A14
P2.5/A13
13
14
15
16
17
18
19
20
21
22
WR/P3.6
RD/P3.7
XTAL2
XTAL1
GND
NC
A8/P2.0
A9/P2.1
A10/P2.2
A11/P2.3
图3. IS80LV51 / 31引脚配置： 44引脚PQFP
集成的芯片解决方案，公司
超前信息
MC018-0A
10/01/98
A12/P2.4
3
IS80LV51
IS80LV31
表1.详细的引脚说明
符号
ALE
PDIP
30
PLCC
33
PQFP
27
I / O
I / O
名称和功能
ISSI
地址锁存使能：
输出脉冲用于锁存低字节
的地址到外部存储器中的地址。在
正常操作时， ALE在1/6的恒定速率发射
振荡器的频率，并且可以用于外部定时或
时钟。请注意，一个ALE脉冲在每个跳过
访问外部数据存储器。
外部访问允许：
EA
必须从外部保持低
使设备能够从外部程序存储器取码
位置0000H到FFFFH 。如果
EA
保持高电平时，器件
从内部程序存储器，除非该程序执行
计数器包含的地址不是0FFFH更大。
端口0 ：
P0口是一个8位漏极开路双向I / O口。端口
0引脚具有写入其中1秒浮起并可以用作
高阻抗输入。 P0口也低复
期间外部访问顺序的地址和数据总线
程序和数据存储器。在本申请中，它使用强
发射1秒时，内部上拉电阻。
端口1 ：
端口1是一个具有内部的8位双向I / O口
上拉电阻。 P1口有写信给他们1秒被拉高
由内部上拉和可以被用作输入。作为输入，
P1口被外部拉低，将输出电流
由于内部上拉的。 （见DC特性：I
IL
).
端口1输出缓冲器可吸收/ 4个TTL输入。
端口1还ROM在接收低位地址字节
VERI网络阳离子。
EA
31
35
29
I
P0.0-P0.7
39-32
43-36
37-30
I / O
P1.0-P1.7
1-8
2-9
40-44
1-3
I / O
P2.0-P2.7
21-28
24-31
18-25
I / O
端口2 ：
端口2是一个具有内部的8位双向I / O口
上拉电阻。 P2口有写信给他们1秒被拉高
由内部上拉和可以被用作输入。作为输入，
P2口被外部拉低，将输出电流
由于内部上拉的。 （见DC特性：I
IL
).
端口2时，从取发出的高位地址字节
外部程序存储器，并在对外部访问
所使用的16位地址数据存储器（ MOVX @ DPTR） 。在
这种应用中， P2口使用很强的内部上拉时，
发射1秒。在外部数据存储器的访问
使用8位地址（ MOVX @日[I = 0，1 ] ），端口2发出的
的P2特殊功能寄存器的内容。
端口2还接收高阶比特和一些控制
在ROM中的验证信号。
集成的芯片解决方案，公司
超前信息
MC018-0A
10/01/98
5
IS80LV51
IS80LV31
IS80LV51
IS80LV31
CMOS单芯片
低电压
8位微控制器
ISSI
概述
ISSI
超前信息
1998年10月
特点
基于80C51架构
4K ×8 ROM（ IS80LV51只）
128 ×8 RAM
2个16位定时器/计数器
全双工串行通道
布尔处理器
4个8位I / O端口， 32个I / O口线
内存寻址能力
- 64K的ROM和64K RAM
可编程锁
- 锁定位（ 2 ）
省电模式：
- 空闲和掉电
6个中断源
大多数指令在执行0.3
s
CMOS和TTL兼容
最大速度： 40兆赫@ VCC = 3.3V
提供工业级温度
可用的软件包：
- 40引脚DIP
- 44引脚PLCC
- 44引脚PQFP
该
ISSI
IS80LV51和IS80LV31是高性能
微控制器采用高密度CMOS制造
技术。该CMOS IS80LV51 / 31在功能上
与业界标准的80C51兼容
微控制器。
该IS80LV51 / 31设计了4K ×8 ROM（ IS80LV51
只） ; 128 ×8 RAM; 32个可编程I / O线;串行
对于无论是多机通信的I / O端口， I / O
扩展或全双工UART ;两个16位定时器/计数器;
六源，两个优先级嵌套中断结构;
和片上振荡器和时钟电路。该
IS80LV51 / 31可使用标准TTL扩展
兼容的内存。
P1.0
P1.1
P1.2
P1.3
P1.4
P1.5
P1.6
P1.7
RST
RxD/P3.0
TxD/P3.1
INT0/P3.2
INT1/P3.3
T0/P3.4
T1/P3.5
WR/P3.6
RD/P3.7
XTAL2
XTAL1
GND
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
VCC
P0.0/AD0
P0.1/AD1
P0.2/AD2
P0.3/AD3
P0.4/AD4
P0.5/AD5
P0.6/AD6
P0.7/AD7
EA / VPP
ALE / PROG
PSEN
P2.7/A15
P2.6/A14
P2.5/A13
P2.4/A12
P2.3/A11
P2.2/A10
P2.1/A9
P2.0/A8
图1. IS80LV51 / 31引脚配置： 40引脚PDIP
本文件包含超前信息数据。 ISSI保留随时更改其产品在任何时候，恕不另行通知，以改进设计和提供最好的右
产品。我们假设它可能出现在本出版物中的任何错误不承担任何责任。 版权所有1998年，集成硅解决方案公司
集成的芯片解决方案，公司
超前信息
MC018-0A
10/01/98
1
IS80LV51
IS80LV31
P0.0/AD0
P0.1/AD1
P0.2/AD2
P0.3/AD3
ISSI
VCC
P1.4
P1.3
P1.2
P1.1
P1.0
指数
P1.5
P1.6
P1.7
RST
RxD/P3.0
NC
TxD/P3.1
INT0/P3.2
INT1/P3.3
T0/P3.4
T1/P3.5
7
8
9
10
11
12
13
14
15
16
17
6
5
4
3
2
NC
1
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
P0.4/AD4
P0.5/AD5
P0.6/AD6
P0.7/AD7
EA / VPP
NC
ALE / PROG
PSEN
P2.7/A15
P2.6/A14
P2.5/A13
18
WR/P3.6
19
RD/P3.7
20
XTAL2
21
XTAL1
22
GND
23
NC
24
A8/P2.0
25
A9/P2.1
26
A10/P2.2
27
A11/P2.3
28
A12/P2.4
图2. IS80LV51 / 31引脚配置： 44引脚PLCC
2
集成的芯片解决方案，公司
超前信息
MC018-0A
10/01/98
IS80LV51
IS80LV31
P0.0/AD0
P0.1/AD1
P0.2/AD2
P0.3/AD3
ISSI
VCC
P1.4
P1.3
P1.2
P1.1
P1.0
44
P1.5
P1.6
P1.7
RST
RxD/P3.0
NC
TxD/P3.1
INT0/P3.2
INT1/P3.3
T0/P3.4
T1/P3.5
1
2
3
4
5
6
7
8
9
10
11
12
43
42
41
40
NC
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
P0.4/AD4
P0.5/AD5
P0.6/AD6
P0.7/AD7
EA / VPP
NC
ALE / PROG
PSEN
P2.7/A15
P2.6/A14
P2.5/A13
13
14
15
16
17
18
19
20
21
22
WR/P3.6
RD/P3.7
XTAL2
XTAL1
GND
NC
A8/P2.0
A9/P2.1
A10/P2.2
A11/P2.3
图3. IS80LV51 / 31引脚配置： 44引脚PQFP
集成的芯片解决方案，公司
超前信息
MC018-0A
10/01/98
A12/P2.4
3
IS80LV51
IS80LV31
表1.详细的引脚说明
符号
ALE
PDIP
30
PLCC
33
PQFP
27
I / O
I / O
名称和功能
ISSI
地址锁存使能：
输出脉冲用于锁存低字节
的地址到外部存储器中的地址。在
正常操作时， ALE在1/6的恒定速率发射
振荡器的频率，并且可以用于外部定时或
时钟。请注意，一个ALE脉冲在每个跳过
访问外部数据存储器。
外部访问允许：
EA
必须从外部保持低
使设备能够从外部程序存储器取码
位置0000H到FFFFH 。如果
EA
保持高电平时，器件
从内部程序存储器，除非该程序执行
计数器包含的地址不是0FFFH更大。
端口0 ：
P0口是一个8位漏极开路双向I / O口。端口
0引脚具有写入其中1秒浮起并可以用作
高阻抗输入。 P0口也低复
期间外部访问顺序的地址和数据总线
程序和数据存储器。在本申请中，它使用强
发射1秒时，内部上拉电阻。
端口1 ：
端口1是一个具有内部的8位双向I / O口
上拉电阻。 P1口有写信给他们1秒被拉高
由内部上拉和可以被用作输入。作为输入，
P1口被外部拉低，将输出电流
由于内部上拉的。 （见DC特性：I
IL
).
端口1输出缓冲器可吸收/ 4个TTL输入。
端口1还ROM在接收低位地址字节
VERI网络阳离子。
EA
31
35
29
I
P0.0-P0.7
39-32
43-36
37-30
I / O
P1.0-P1.7
1-8
2-9
40-44
1-3
I / O
P2.0-P2.7
21-28
24-31
18-25
I / O
端口2 ：
端口2是一个具有内部的8位双向I / O口
上拉电阻。 P2口有写信给他们1秒被拉高
由内部上拉和可以被用作输入。作为输入，
P2口被外部拉低，将输出电流
由于内部上拉的。 （见DC特性：I
IL
).
端口2时，从取发出的高位地址字节
外部程序存储器，并在对外部访问
所使用的16位地址数据存储器（ MOVX @ DPTR） 。在
这种应用中， P2口使用很强的内部上拉时，
发射1秒。在外部数据存储器的访问
使用8位地址（ MOVX @日[I = 0，1 ] ），端口2发出的
的P2特殊功能寄存器的内容。
端口2还接收高阶比特和一些控制
在ROM中的验证信号。
集成的芯片解决方案，公司
超前信息
MC018-0A
10/01/98
5
QQ：2880707522 复制
