【安捷伦HDMP - 1032A / 1034A发射器/接收器芯片组数据表特点 3.3 V电源，低功耗】,IC型号HDMP-1032A,HDMP-1032A PDF资料,HDMP-1032A经销商,ic,电子元器件-51电子网

安捷伦HDMP - 1032A / 1034A

发射器/接收器

芯片组

数据表

特点

3.3 V电源，低功耗

耗散

660毫瓦TX， 792毫瓦的Rx

使用片上编码/解码

有条件的反转主

过渡（ CIMT ）协议

1 ：N播出准备

可配置接收器输入端允许

使用多点数据广播

单发射机

自动并行

同步系统（ PASS ）

允许接收器读取回收

与本地参考时钟的话

强大的单工模式

宽范围的串行速率

260-1400波特（用户可选）

可承受5V电压TTL接口

16或17位宽

低成本的64引脚塑料封装

14×14毫米

PQFP

应用

蜂窝基站

ATM交换机

背板/总线扩展

视频，图像采集

点对点数据链路

实施SCI- FI标准

1.4 GBd的发射器/接收器芯片组与

CIMT编码器/解码器和可变数据速率。

描述

该HDMP - 1032A发射器和

HDMP - 1034A接收机使用

共同打造一个高速

数据链路为点至点

通信。这些硅

双极性的发射机和接收机

芯片被容纳在标准

塑料64引脚PQFP封装。

从用户的观点来看，这些

产品可被认为是一个

“虚拟带状电缆”界面

数据和反对的发送

控制字。并行加载字

到TX （发送器）芯片

递送至Rx （接收器）芯片

在串行信道，并且然后

重建成原来的杆

等位基因形式。该通道可为的EI

疗法同轴铜缆或

光链路

从芯片组隐藏

用户的编码的复杂性，

复用，时钟提取，

解复用和解码。该

CIMT编码方案采用恩

祖雷斯贝尔串行的DC平衡

线。当数据或控制字的

不被发送的发送器

将闲置的话。

发送/接收的串行数据速率

链接是可选的三种范围

并延伸，从208到1120

兆比特/秒。这转化为一个

260到编码的串口速率

1400 MBd的。该并行数据

接口是16位TTL 。一个标志位

也存在和可作为

根据用户的一个额外的第17位

控制权。此位可作为

偶数或奇数字指示符

双字的传输。该

该标志位的编码方式可以是

争相降低概率

性的错误字对齐。

用户控制空间也

提供的。如果TXCNTL是断言

与Tx芯片上时，至少显

着数据的14位将

发送且在RXCNTL线

接收芯片将指示数据是

控制字。

在接收时， PASS功能

允许回收的话

可以同步输出与当地

REFCLK 。这个功能是particu-

larly有用的发射机时钟

和REFCLK是同步的。

通系统还支持

多个同步

通道。

该芯片组兼容

对G -Link的以前版本

芯片组（ HDMP - 10X2 / 10x4 ）

只要后者是在使用

16位单周期与同步

脉冲或外部基准

振荡器模式（单纯形法

II或III）。

话题

页面

典型应用................................................ .................................................. 3

设置操作数据速率范围............................................ ...................... 4

发送器的框图............................................... ........................................ 5

接收器框图............................................... ............................................. 6

平行自动同步系统.............................................. ............ 7

发射时间................................................ .................................................. .. 10

接收时序........................................................................................................... 11

DC电气规格............................................... ...................................... 12

AC电气规格............................................... ...................................... 12

TXCLK和REFCLK要求.............................................. ............................. 13

绝对最大额定值............................................... ....................................... 13

热特性................................................ ............................................ 14

I / O类型定义............................................. .................................................. ..... 14

引脚排列图........................................................................................................ 15

发射器引脚定义............................................... ......................................... 16

接收器引脚定义............................................... ............................................. 18

机械尺寸................................................ ............................................ 21

附录：内部结构信息

行代码说明............................................... ................................................. 22

数据，控制和空闲字码.......................................... .............................. 22

TX操作原则 - 编码&锁相环.................................... 24

RX操作原则 - 解码&锁相环.................................... 25

积分电容&电源

旁路/接地............................................... .................................................. 26

TTL和高速I / O ........................................... .................................................. 26

数据总线线/广播传输............................................ ..................... 27

与名称上的更改

HDMP - 1032A / 34A和HDMP - 1022至1024年....................................... ............................. 30

引脚对照表.............................................. .......................................... 31

TXCLK

RXCLK0/1

REFCLK

A） 16位单工传输

TXCLK

HDMP - 1022图1a中

RXCLK0/1

REFCLK

典型应用

该HDMP - 1032A / 1034A芯片组

被设计为便于使用

性和灵活性。客户可以

裁缝的使用本产品

通过该配置

链路基于特定的系统重新

quirements和应用需求。

典型应用范围从

串行背板总线和

延伸至蜂窝基站。

所有模式都从建立

基本单工传输模式

如在图1a中所示。

用于数字视频传输，

单纯的链接是常见的。该

HDMP - 1032A / 1034A芯片组可以

发送的16位并行数据

在标准或广播单

模式（图1a，1b ）。

如果总线是32位宽，因此

HDMP - 1032A / 1034A芯片组

能够发送该数据字

作为两个独立的字段

以使用外部多路转换器的

和多路分解器，如图

1C 。在这种模式下，发送器

和接收器使用该标志位

指示所述第一或第二个字

段。该HDMP - 1032A /

1034A芯片组也可以CON组

想通全双工实现

32位宽的总线扩展。在AD-

DITION ， 32位宽的数据可以是

在两个平行的SE-传递

如示于图1d里亚尔线。

低延迟总线扩展

一个16位宽的数据总线可以是

实现使用全双工

配置（图1e）的。在这

模式，链接启动实现

通过多次交换控制字。

RXCLK0/1

REFCLK

RXCLK0/1

REFCLK

B） 16 bit广播传输

HDMP - 1022图1B

MUX

TXCLK

RXCLK0/1

REFCLK

解复用

C） 32位单工传输

HDMP - 1022图1C

TXCLK

RXCLK0/1

REFCLK

TXCLK

RXCLK0/1

REFCLK

D） 32位单工传输

HDMP - 1022图1D

TXCLK

RXCLK0/1

REFCLK

RXCLK0/1

REFCLK

TXCLK

E） 16位全双工传输

图使用的HDMP - 1032A / 1034A 1.各种配置。

设置操作数据速率范围

该HDMP - 1032A / 1034A芯片组

可以运营从260 MBd的到

1400 MBd的。它被分成

有三种操作数据范围

通过设定选择每个范围

DIV1 / 0中所示的典型

开工率表。两

例子中提供了

为了理解帮助

和使用该表。

例1 （唯一量程）

它希望发送一个16位

并行字在频运行

60兆赫的昆西（60 MWord /

秒）。无论是Tx和Rx绝

被设定为一个范围，覆盖了本

字速率。根据该表

DIV1的唯一一个设置/ 0 = （ 0/0）

允许一个并行输入字率

为40 70兆赫。这个范围

轻松设置容纳

需要60 MHz的字速率和

是独一无二的。用户串行数据

率的计算公式为：

串行数据速率=

60MW

16bits

(–––––) (–––––) =

字

美国证券交易委员会

960兆比特/秒

波特率包括一个附加

tional 4位编码（ 20位

共有）的HDMP - 1032A / 34A

G-链路芯片组传输。该

串口波特率的计算公式为：

串口波特率=

60MW

20bits

(–––––) (–––––) =

字

美国证券交易委员会

DIV1的设置/ 0 = （ 0/1 ）给出

45兆赫而上速度

DIV1的设定/ 0 = （0/0 ）给出了

率较低的40兆赫。上

及较低数据速率的规定

表中，除非是典型的价值

由（分钟）或（ max）和指示

可个别部分之间会有所不同。

然而，每个发射器/接收器

具有操作重叠范围

化提供连续带

覆盖了从260到1400 MBd的。

在本实施例中，每个发射机/

接收器将允许42.5兆赫

并行数据速率，但它是伊赛格

gested的DIV0被捆绑到一个

跳线，可以设置任意给

逻辑“1” （打开，允许DIV0到

悬空为高电平）或逻辑“0” （接地）。

这允许设计accom-

modate两个范围最大

灵活性。这种技术是消遣

ommended运行时

的上端和下端附近

两个相邻的字速率范围。

1200 MBd的

例2 （重叠的范围）

有些应用程序可能有一个

并行字率，似乎

以适应操作的两个范围

化。例如，一个42.5兆赫

（ 42.5 MWord / s）的并行数据

利率落在两个范围：

DIV1 / 0 = （ 0/0）和DIV1 / 0 =

（0/1）。根据该表，一

HDMP - 1032A （TX）， HDMP - 1034A器（Rx ）

典型工作价格

1,2

TC = -20 ° C至+ 85°C ，V

= 3.15V到3.45V

并行字率

（ MWord /秒）

DIV1

DIV0

范围

70 （最大）

640

320

串行数据速率

（兆比特/秒）的

范围

1120 （最大）

720

800

400

串口波特率

（ M波特）

范围

1400 （最大）

900

图2.典型数据速率显示的操作范围

注意事项：

1.在此表中和图中所有数值都是典型的，除非由（分钟）或（最大）另有说明，否则（分钟）表示最低保证值，

（最大值）表示的最大保证值。

2.本表中所有的值都预期用于误码率小于10

-14

;;;;

;;;

;;;;

;;

13 （分钟）

208（分钟）

416

字速率（ MWords /秒）

0/0

0/1

1/0

800

400

900

260 （ MIN 。）

100

520

500

1000

1500

串口波特率（ M波特）

260 （分钟） 520

100

DIV 1 / DIV 0

1400 （最大）

2000

HDMP - 1032A的Tx框图

该HDMP - 1032A变送器

被设计用来接受16位

宽并行文字和发射

它们通过一个高速串行

线。该HDMP - 1032A进行

以下功能：

并行锁存输入字

相位锁定TXCLK

高速时钟乘法

字编码

并行到串行多路复用

PLL /时钟发生器

锁相环和时钟

发电机组负责

产生所有内部时钟

需要由发射器到

履行其职能。这些

时钟的基础上所提供的

字时钟（ TXCLK ）和控制

信号（ TXDIV1 / 0 ， TCLKENB ）。

TXCLK是输入字

时钟。 PLL /频率时钟发生器

在此输入的锁

率乘以字

20 （ 16字位速率时钟

+ 4的编码比特）。由于锁

实现LOCKED设定为高。

该TXDIV1 / 0引脚配置

发射器接受传入

中所需的数据字

频率范围。

ESMPXENB

通过设置TCLKENB高，则

用户可以提供一个外部

TTL高速串行时钟，

TXCLK 。这个时钟取代

内部VCO时钟，是IN-

倾向于用于诊断目的

只。这个未鉴定的信号

是直接由高速用

串行电路输出的SE-

速度里亚尔数据不在

内VCO范围。

C-场和W-场

编码器逻辑

这种逻辑决定了Infor公司

息被发送到所述编码

字MUX 。如果TXCNTL高，则

逻辑发送比特的TX [ 0-13 ]和一

C-场（编码区域）的编码

作为不管控制字

TXDATA的状态。如果TXCNTL

低， TXDATA为高，

逻辑发送的TX [ 0-15 ]和一

Q-字段编码为一个数据字。

如果没有TXCNTL也不TXDATA

被设置为高，则该发送器

假定链路没有被

使用。在这种情况下，逻辑子

MITS空闲字的编码

字多路转换器，以保持直流

平衡在串行链路和

允许接收机保持

频率和相位锁定。

的C字段的逻辑，基于所述

输入在TXCNTL ， TXDATA ，

TXFLGENB和TXFLAG ，支持

帘布层的4位的C -场

到编码字多路复用。这些

比特包含的信息顾及─

荷兰国际集团的字类型：控制，数据

或空闲。为了使TXFLAG

位被用作一个附加的

数据位， TXFLGENB必须设置

高高的Tx和RXFLGENB

必须设置较高的接收。如果

扰频的编码的

标志位是需要的， ESMPXENB销

必须高同时设置上的Tx

和Rx 。看到国旗解扰器

下页的部分，用于更

的详细描述中

增强单工模式。

在W -现场逻辑（ Word域）

提出了两种位TX [ 0-15 ]

或空闲字的编码

字MUX 。

编码复用字

道复用器接受4

从C -场编码位

从16个数据位

W-场。这20位并行

信息，然后复

基于所述串行线路

内部高速串行时钟。

TXFLGENB

TXDIV1/0

TCLKENB

锁定

TXCLK

TXCAP0

TXFLAG

旗

编码器

C- FIELD

编码器

锁相环/时钟

发电机

TXCAP1

TXDATA

TXCNTL

LATCH

输入

标志

倒置

输入

LATCH

TX[0-15]

W- FIELD

编码器

字

MUX

积累

HSOUT +

图3. HDMP - 1032A发送器框图。

安捷伦HDMP - 1032A / 1034A

发射器/接收器

芯片组

数据表

特点

3.3 V电源，低功耗

耗散

660毫瓦TX， 792毫瓦的Rx

使用片上编码/解码

有条件的反转主

过渡（ CIMT ）协议

1 ：N播出准备

可配置接收器输入端允许

使用多点数据广播

单发射机

自动并行

同步系统（ PASS ）

允许接收器读取回收

与本地参考时钟的话

强大的单工模式

宽范围的串行速率

260-1400波特（用户可选）

可承受5V电压TTL接口

16或17位宽

低成本的64引脚塑料封装

14×14毫米

PQFP

应用

蜂窝基站

ATM交换机

背板/总线扩展

视频，图像采集

点对点数据链路

实施SCI- FI标准

1.4 GBd的发射器/接收器芯片组与

CIMT编码器/解码器和可变数据速率。

描述

该HDMP - 1032A发射器和

HDMP - 1034A接收机使用

共同打造一个高速

数据链路为点至点

通信。这些硅

双极性的发射机和接收机

芯片被容纳在标准

塑料64引脚PQFP封装。

从用户的观点来看，这些

产品可被认为是一个

“虚拟带状电缆”界面

数据和反对的发送

控制字。并行加载字

到TX （发送器）芯片

递送至Rx （接收器）芯片

在串行信道，并且然后

重建成原来的杆

等位基因形式。该通道可为的EI

疗法同轴铜缆或

光链路

从芯片组隐藏

用户的编码的复杂性，

复用，时钟提取，

解复用和解码。该

CIMT编码方案采用恩

祖雷斯贝尔串行的DC平衡

线。当数据或控制字的

不被发送的发送器

将闲置的话。

发送/接收的串行数据速率

链接是可选的三种范围

并延伸，从208到1120

兆比特/秒。这转化为一个

260到编码的串口速率

1400 MBd的。该并行数据

接口是16位TTL 。一个标志位

也存在和可作为

根据用户的一个额外的第17位

控制权。此位可作为

偶数或奇数字指示符

双字的传输。该

该标志位的编码方式可以是

争相降低概率

性的错误字对齐。

用户控制空间也

提供的。如果TXCNTL是断言

与Tx芯片上时，至少显

着数据的14位将

发送且在RXCNTL线

接收芯片将指示数据是

控制字。

在接收时， PASS功能

允许回收的话

可以同步输出与当地