2005年9月
1.4版
3.3V零延迟缓冲器
一般特点
零输入 - 输出传输延迟，可调
在FBK输入电容负载。
多种配置 - 请参阅“ ASM5P2308A
配置“表。
输入频率范围： 15MHz至133MHz的
多个低抖动输出。
输出输出偏斜小于200PS 。
装置设备偏斜小于700pS 。
该
ASM5P2308A
is
ASM5P2308A
允许的输入时钟被直接施加到输出
芯片和系统测试。
多个ASM5P2308A设备能够接受相同的输入
时钟和分发。在这种情况下的偏斜
两个装置的输出被保证是小于
700pS.
可用的
in
五
不同
两个银行的四个输出，三态通过两个选择
输入。
配置（请参阅“ ASM5P2308A配置”表） 。
该ASM5P2308A -1是基础部件，其中所述输出
频率等于参考，如果有，在无反
反馈路径。该ASM5P2308A - 1H是高驱动
此设备上的版本的-1，上升和下降时间
快得多。
比200PS周期到周期抖动少
(-1, -1H,-2, -3, -4, -5H).
可提供16引脚SOIC和TSSOP封装。
工作电压为3.3V 。
先进的0.35μ CMOS技术。
提供工业级温度。
该ASM5P2308A -2允许获得2X和1X的用户
频率上的每个输出库。确切配置
功能说明
ASM5P2308A是一种多功能， 3.3V零延迟缓冲器
设计为分配高速时钟。它是一个可
16引脚封装。该器件具有片上PLL锁定其中
以输入时钟呈现在REF引脚。该PLL
需要反馈到被驱动至FBK销，并且可以是
从该输出中的一个获得的。的输入 - 输出
传播延迟被保证是小于250PS ，
并输出到输出歪斜保证是小于
200pS.
和输出频率取决于其输出驱动
反馈引脚。该ASM5P2308A -3允许用户
得到的输出4X和2X频率。
该ASM5P2308A -4使用户能够获得2X时钟
所有输出。
该ASM5P2308A - 5H是高驱动版本REF / 2
在两岸。因此，部分是非常灵活的，并
可以在各种应用中使用。
该ASM5P2308A拥有的每四个输出两家银行，
这可以通过选择输入，如图所示在被控制
在选择输入解码表。选择输入也
半导体联盟
2575奥古斯丁驱动器
加利福尼亚州圣克拉拉
联系电话： 408.855.4900
传真： 408.855.4999
www.alsc.com
注意：本文档中的信息如有更改，恕不另行通知。
2005年9月
1.4版
框图
/2
REF
/2
FBK
PLL
MUX
CLKA1
额外的除法器（ -5H ）
额外的除法器（ -3 ， -4 ）
CLKA2
CLKA3
CLKA4
S2
选择输入
解码
S1
/2
CLKB1
额外的分频器（ -2，-3 ）
CLKB2
CLKB3
CLKB4
ASM5P2308A
ASM5P2308A
选择输入解码的ASM5P2308A
S2
0
0
1
1
S1
0
1
0
1
时钟A1 - A4
三态
驱动的
驱动的
1
驱动的
时钟B1 - B4
三态
三态
驱动的
驱动的
输出源
PLL
PLL
参考
PLL
PLL的停工
Y
N
Y
N
ASM5P2308A配置
设备
ASM5P2308A-1
ASM5P2308A-1H
ASM5P2308A-2
ASM5P2308A-2
ASM5P2308A-3
ASM5P2308A-3
ASM5P2308A-4
ASM5P2308A-5H
反馈
银行A或B银行
银行A或B银行
银行
B组
银行
B组
银行A或B银行
银行A或B银行
银行A频率
参考
参考
参考
2 X参考
2 X参考
4×参考
2 X参考
参考/ 2
B组频率
参考
参考
参考/ 2
参考
引用或参考
2
2 X参考
2 X参考
参考/ 2
注意：
1，产出是不倒的ASM5P2308A -2和ASM5P2308A - 3在旁路模式下， S2 = 1， S1 = 0 。
2.输出相位是不确定的（从输入时钟0°或180 °）。如果相位完整性是必需的，使用ASM5P2308A - 2 。
3.3V零延迟缓冲器
注意：本文档中的信息如有更改，恕不另行通知。
2 18
2005年9月
1.4版
零延迟和偏移控制
所有输出应均匀加载，实现零延迟输入和输出之间。
ASM5P2308A
1500
1000
REF-输入到CLKA / CLKB延迟
500
0
-30
-500
-25
-20
-15
-10
-5
0
5
10
15
20
25
30
-1000
-1500
输出装量差异： FBK负载 - CLKA / CLKB负载（PF ）
关闭ASM5P2308A的反馈环路中， FBK针可被驱动，从任何的八个可用的输出管脚。该
输出驱动FBK引脚将驾驶7pF的总负荷加上任何额外的负载，它驱动。这样做的相对负载
输出（相对于所述剩余的输出）可以调整输入输出延迟。这示于上述的图。
对于需要零输入输出延时的应用，所有的输出，包括一个提供反馈应当平等加载。
如果需要输入 - 输出延迟调整，用上面的图来计算反馈负载之间的差异
产量和剩余的输出。对于零输出，输出偏斜时，一定要加载同样的输出。
3.3V零延迟缓冲器
注意：本文档中的信息如有更改，恕不另行通知。
3 18
2005年9月
1.4版
绝对最大额定值
参数
电源电压对地电位
直流输入电压（ REF除外）
直流输入电压（ REF ）
储存温度
马克斯。焊接温度（ 10秒）
结温
静电放电电压（按照JEDEC STD22- A114 -B ）
ASM5P2308A
民
-0.5
-0.5
-0.5
-65
最大
+7.0
V
DD
+ 0.5
7
+150
260
150
2000
单位
V
V
V
°C
°C
°C
V
注意：这些仅仅是极限参数和功能的使用是不是暗示。暴露在绝对最大额定值长时间会影响器件
可靠性。
工作条件ASM5P2308A商用温度装置
参数
V
DD
T
A
C
L
C
L
C
IN
电源电压
工作温度（环境温度）
负载电容， 100MHz以下
负载电容，从100MHz至133MHz的
输入电容
6
描述
民
3.0
0
最大
3.6
70
30
15
7
单位
V
°C
pF
pF
pF
注意：
6.同时适用于参考时钟和FBK 。
电气特性ASM5P2308A商用温度装置
参数
V
IL
V
IH
I
IL
I
IH
V
OL
V
OH
描述
输入低电压
输入高电压
输入低电平电流
输入高电流
输出低电压
7
输出高电压
7
测试条件
民
2.0
最大
0.8
单位
V
V
A
A
V
V
V
IN
= 0V
V
IN
= V
DD
I
OL
= 8毫安（ -1，-2 ，-3，-4 ）
I
OH
= 12毫安（ -1H ， -5H ）
I
OL
= -8mA （ -1，-2 ，-3，-4 ）
I
OH
= -12mA （ -1H ， -5H ）
空载输出100MHz的REF
(-2,-3,-4)
(-1H,-5H)
2.4
50.0
100.0
0.4
49
60
34
18
mA
I
DD
电源电流
8
在V选择输入
DD
或GND
卸输出， 66MHz的参考（ -1，-2 ，-3，-4 ）
卸输出的33MHz REF（ -1，-2 ，-3，-4 ）
注意：
7.参数是通过设计和特性保证。不是100 ％生产测试。
8.供应电流测量PLL -旁路模式（ S2 = 1 ， S1 = 0 ）
3.3V零延迟缓冲器
注意：本文档中的信息如有更改，恕不另行通知。
5 18
2006年11月
修订版1.5
3.3V零延迟缓冲器
一般特点
零输入 - 输出传输延迟，可调
在FBK输入电容负载。
多种配置 - 请参阅“ ASM5P2308A
配置“表。
输入频率范围： 15MHz至133MHz的
多个低抖动输出。
输出输出偏斜小于200 ps的。
装置设备偏斜小于700 ps的。
两家银行的四路输出，三stateable两
选择输入。
低于200 ps的周期到周期抖动
(-1, -1H, -2, -3, -4, -5H).
采用16引脚SOIC和TSSOP封装。
工作电压为3.3V 。
先进的0.35μ CMOS技术。
提供工业级温度。
该
ASM5P2308A
is
ASM5P2308A
在选择输入解码表。如果所有的输出时钟
不需要， B银行可以三态。选择输入端
也可以使输入时钟被直接施加到
输出芯片和系统测试。
多个ASM5P2308A设备能够接受相同的输入
时钟和分发。在这种情况下的偏斜
两个装置的输出被保证是小于
700 PS 。
可用的
in
五
不同
配置（请参阅“ ASM5P2308A配置”表） 。
该ASM5P2308A -1是基础部件，其中所述输出
频率等于参考，如果有，在无反
反馈路径。该ASM5P2308A - 1H是高驱动
此设备上的版本的-1，上升和下降时间
快得多。
功能说明
ASM5P2308A是一种多功能， 3.3V零延迟缓冲器
设计为分配高速时钟。它是一个可
16引脚封装。该器件具有片上PLL锁定其中
以输入时钟呈现在REF引脚。该PLL
需要反馈到被驱动至FBK销，并且可以是
从该输出中的一个获得的。将输入到输入
传播延迟被保证是小于350 PS，
并输出到输出歪斜保证是小于
250 ps的。
该ASM5P2308A -2允许获得2X和1X的用户
频率上的每个输出库。确切配置
和输出频率取决于其输出驱动
反馈引脚。该ASM5P2308A -3允许用户
得到的输出4X和2X频率。
该ASM5P2308A -4使用户能够获得2X时钟
所有输出。
该ASM5P2308A - 5H是高驱动版本REF / 2
在两岸。因此，部分是非常灵活的，并
该ASM5P2308A拥有的每四个输出两家银行，
这可以通过选择输入，如图所示在被控制
可以在各种应用中使用。
PulseCore半导体公司
1715 S.巴斯科姆大道套房200 ，坎贝尔，CA 95008
联系电话： 408-879-9077
传真： 408-879-9018
www.pulsecoresemi.com
注意：本文档中的信息如有更改，恕不另行通知。
2006年11月
修订版1.5
框图
ASM5P2308A
/2
REF
/2
FBK
PLL
MUX
CLKA1
额外的除法器（ -5H ）
额外的除法器（ -3 ， -4 ）
CLKA2
CLKA3
CLKA4
S2
选择输入
解码
S1
/2
CLKB1
额外的分频器（ -2，-3 ）
CLKB2
CLKB3
CLKB4
选择输入解码的ASM5P2308A
S2
0
0
1
1
S1
0
1
0
1
时钟A1 - A4
三态
驱动的
驱动的
1
驱动的
时钟B1 - B4
三态
三态
驱动的
驱动的
输出源
PLL
PLL
参考
PLL
PLL的停工
Y
N
Y
N
ASM5P2308A配置
设备
ASM5P2308A-1
ASM5P2308A-1H
ASM5P2308A-2
ASM5P2308A-2
ASM5P2308A-3
ASM5P2308A-3
ASM5P2308A-4
ASM5P2308A-5H
反馈
银行A或B银行
银行A或B银行
银行
B组
银行
B组
银行A或B银行
银行A或B银行
银行A频率
参考
参考
参考
2 X参考
2 X参考
4×参考
2 X参考
参考/ 2
B组频率
参考
参考
参考/ 2
参考
引用或参考
2
2 X参考
2 X参考
参考/ 2
注意：
1，产出是不倒的2308A -2和2308A - 3在旁路模式下， S2 = 1， S1 = 0 。
2.输出相位是不确定的（从输入时钟0°或180 °）。如果相位完整性是必需的，使用ASM5P2308A - 2 。
3.3V零延迟缓冲器
注意：本文档中的信息如有更改，恕不另行通知。
2 17
2006年11月
修订版1.5
零延迟和偏移控制
所有输出应均匀加载，实现零延迟输入和输出之间。
ASM5P2308A
1500
1000
REF-输入到CLKA / CLKB延迟
500
0
-30
-500
-25
-20
-15
-10
-5
0
5
10
15
20
25
30
-1000
-1500
输出装量差异： FBK负载 - CLKA / CLKB负载（PF ）
关闭ASM5P2308A的反馈环路中， FBK针可被驱动，从任何的八个可用的输出管脚。该
输出驱动FBK引脚将被驱动的7 pF的总负荷加上任何额外的负载，它驱动。的相对负载
这个输出（相对于所述剩余的输出）可以调整输入输出延迟。这示于上述的图。
对于需要零输入输出延时的应用，所有的输出，包括一个提供反馈应该是平等
加载。如果需要输入 - 输出延迟调整，用上面的图，计算之间的负载差异
反馈输出和剩余的输出。对于零输出，输出偏斜时，一定要加载同样的输出。
3.3V零延迟缓冲器
注意：本文档中的信息如有更改，恕不另行通知。
3 16
2006年11月
修订版1.5
绝对最大额定值
参数
电源电压对地电位
直流输入电压（ REF除外）
直流输入电压（ REF ）
储存温度
马克斯。焊接温度（ 10秒）
结温
静电放电电压（按照JEDEC STD22- A114 -B ）
ASM5P2308A
民
-0.5
-0.5
-0.5
-65
最大
+7.0
V
DD
+ 0.5
7
+150
260
150
2
单位
V
V
V
°C
°C
°C
KV
注意：这些仅仅是极限参数和功能的使用是不是暗示。暴露在绝对最大额定值长时间会影响器件
可靠性。
工作条件ASM5P2308A商用温度装置
参数
V
DD
T
A
C
L
C
L
C
IN
电源电压
工作温度（环境温度）
负载电容， 100MHz以下
负载电容，从100MHz至133MHz的
输入电容
6
描述
民
3.0
0
最大
3.6
70
30
10
7
单位
V
°C
pF
pF
pF
注意：
6.同时适用于参考时钟和FBK 。
电气特性ASM5P2308A商用温度装置
参数
V
IL
V
IH
I
IL
I
IH
V
OL
V
OH
描述
输入低电压
输入高电压
输入低电平电流
输入高电流
输出低电压
7
输出高电压
7
V
IN
= 0V
V
IN
= V
DD
测试条件
民
2.0
最大
0.8
50.0
100.0
0.4
单位
V
V
A
A
V
V
I
OL
= 8毫安（ -1，-2 ，-3，-4 ）
I
OH
= 12毫安（ -1H ， -5H ）
I
OL
= -8mA （ -1，-2 ，-3，-4 ）
I
OH
= -12mA （ -1H ， -5H ）
空载输出100MHz的REF
(-2,-3,-4)
(-1H,-5H)
2.4
49
60
34
18
mA
I
DD
电源电流
8
在V选择输入
DD
或GND
卸输出， 66MHz的参考（ -1，-2 ，-3，-4 ）
卸输出的33MHz REF（ -1，-2 ，-3，-4 ）
注意：
7.参数是通过设计和特性保证。不是100 ％生产测试。
8.供应电流测量PLL -旁路模式（ S2 = 1 ， S1 = 0 ）
3.3V零延迟缓冲器
注意：本文档中的信息如有更改，恕不另行通知。
16 16
