特点
高密度，高性能的电可擦除复杂可编程逻辑
设备
- 64宏单元
- 每个宏单元，可扩展5产品条款高达40宏单元
- 44 ， 68 ， 84 ， 100引脚
- 7 ns最大引脚至引脚延时
- 注册运行在高达100MHz的
- 增强的路由资源
在系统编程（ ISP ）通过JTAG
灵活的逻辑宏单元
- D / T /锁存器配置的触发器
- 全球和个人寄存器控制信号
- 全球和个人输出使能
可编程输出摆率
- 可编程输出集电极开路选项
- 通过在一个COM输出埋葬一个注册的最大的逻辑利用率
先进的电源管理功能
- 自动100
待机为“Z”版本
- 品控4毫安待机模式（典型值）
- 可编程引脚门将输入和I / O
- 每个宏单元省电功能
提供商业和工业温度范围
可在44- ， 68- ，和84引脚PLCC ; 44-和100引脚TQFP ;和100引脚PQFP
高级EE技术
- 100％测试
- 完全可再编程
- 100编程/擦除周期
- 20年的数据保存
- 2000V的ESD保护
- 200毫安闭锁抗扰度
JTAG边界扫描测试IEEE标准。 1149.1-1990和1149.1a - 1993支持
符合PCI标准
3.3或5.0V的I / O引脚
安全保险丝功能
HIGH-
性能
EE CPLD
ATF1504AS
ATF1504ASZ
增强功能
改进的连接（附加的反馈路径，交替输入路由）
输出使能产品条款
- 锁存模式
组合输出，带内的任何宏蜂窝注册反馈
三个全局时钟引脚
在全局时钟，输入和I ITD （输入瞬态检测）电路/ O
从产品期限快速注册输入
可编程的“脚老板”选项
V
CC
上电复位选项
上拉功能的JTAG引脚TMS和TDI
先进的电源管理功能
- 边缘控制关机“ L”
- 个人宏单元电源选项
- 禁用ITD在全球时钟，输入和I / O
描述
该ATF1504AS是一种高性能，高密度复杂可编程逻辑
器件（CPLD ），它采用Atmel的成熟的电可擦除存储器技术。
用64逻辑宏单元和高达68的输入，它很容易从几个集成逻辑
（续）
牧师0950D - 07 / 98
1
TTL ， SSI ， MSI ， LSI和经典的可编程逻辑器件。该ATF1504AS的
增强的路由开关矩阵增加可用门
算，并成功销锁定设计modifi-的赔率
阳离子。
该ATF1504AS有多达68个双向I / O引脚和4
专用输入管脚，具体取决于设备的类型封装
时代选择。每个专用引脚也可以用作格洛
BAL控制信号;时钟寄存器，寄存器复位或输出
启用。每个这些控制信号可被选择为
单独使用每个宏小区内。
每64个宏单元的生成埋反馈，
都到了全局总线。每个输入和I / O引脚也
服务于全球的总线。在每个逻辑开关矩阵
块，然后选择来自全局总线40的各个信号。
每个宏单元也产生一个折返的逻辑来看，这
去一个地方总线。宏单元之间的逻辑级联
在ATF1504AS可以快速，高效地生成的COM的
复杂的逻辑功能。该ATF1504AS包含四个这样的
逻辑链，每一个都能够创建和项的逻辑与的
风扇中的多达40个乘积项。
在图1所示的ATF1504AS宏单元，是柔性的
足以支持高度复杂的逻辑功能的操作
在高速。宏蜂窝包括五个部分：
产品条款和产品期限选择多路转换器;
OR / XOR / CASCADE逻辑;一个触发器;输出选择和
启用;与逻辑阵列输入。
框图
未使用的乘积项被自动禁用
编译器，以减少耗电量。一个安全的保险丝，
编程时，保护的内容
ATF1504AS 。对用户签名两个字节（ 16位）的
访问为目的，例如存储项目的用户
名称，零件号，修订或日期。用户签名是
访问无论安全保险丝的状态。
该ATF1504AS设备是在系统可编程
商（ISP）的设备。它采用了业界标准的4针JTAG
接口（ IEEE标准1149.1 ） ，并完全符合
JTAG的边界扫描描述语言（ BSDL ） 。 ISP
允许将不除去它编程的设备
从印刷电路板。除了简化
制造流程， ISP还允许设计修改
可以通过软件制作中的字段。
4
ATF1504ASZ
ATF1504ASZ
产品条款及选择MUX
每个ATF1504AS宏单元有五个乘积项。每
乘积项接收作为其输入来自两个的所有信号
全局总线和区域总线。
该产品期限选择多路转换器（ PTMUX ）的分配
5个乘积项根据需要宏蜂窝逻辑门
和控制信号。该PTMUX编程是阻止 -
由设计编译器，选择最佳开采
宏单元配置。
OR / XOR / CASCADE逻辑
该ATF1504AS的逻辑结构被设计成有效地
支持所有类型的逻辑。在单个宏小区中，所有的
乘积项可以被路由到或门，产生5-
输入和/或和项。由于增加了Casin酒店的
从邻近宏小区，这可扩展到如
多达40个乘积项与一个非常小的额外
延时。
宏蜂窝的异或门可以有效的实现
的比较和运算功能。一个输入到异或
来自OR和项。其他XOR输入可以是
一个乘积项或固定的高或低的水平。对于combinato-
里亚尔输出，固定电平输入允许极性选择。
对于已注册的功能，固定级别允许德摩根
最小化的乘积项。 XOR门也被用于
模拟T型和JK型触发器。
拖鞋
该ATF1504AS的触发器具有非常灵活的数据和反对
控制功能。数据输入可以来自异或
栅极，由一个单独的乘积项或直接从I / O的
引脚。选择单独的乘积项允许创建
在一个组合输出埋登记反馈
宏单元。 （此功能自动实现
钳工软件） 。除了D，T， JK和SR操
化时，触发器也可以被配置为流过
锁存器。在这种模式中，数据通过在时钟是
高和在时钟为低电平进行锁存。
时钟本身可以是全局的CLK信号中的一个
GCK [0： 2]或单个乘积项。触发器
在时钟的上升沿改变状态。当GCK
信号被用来作为时钟，宏蜂窝产物之一
术语可以被选择为时钟使能。当该时钟
使能功能激活和使能信号（产品
项）为低电平时，所有时钟边缘被忽略。触发器的
异步复位信号（ AR），可以是全局
清除（ GCLEAR ） ，产品期限，或始终关闭。 AR可以
也有一个逻辑GCLEAR的或带有乘积项。该
异步预置（ AP）可以是一个乘积项或总是
关。
输出选择和启用
该ATF1504AS宏单元的输出可以被选择作为稳压
istered或组合。掩埋反馈信号可以是
无论任何组合或注册信号
是否输出为组合或注册。
输出使能多路转换器（MOE）控制输出
使能信号。任何缓冲可以永久启用
简单的输出操作。缓冲剂也可以是永久
禁用，允许使用的引脚作为输入。在这种组态
配给所有的宏单元资源仍然可用， includ-
荷兰国际集团埋的反馈，扩展和级联逻辑。
输出使能针对每个宏单元可被选作
无论是两个专用的OE输入引脚为I / O针连接
想通作为输入，或作为一个单独的乘积项。
全局总线/开关矩阵
全局总线包含所有的输入和I / O引脚的信号，以及
从所有64个宏单元的埋反馈信号。该
在各逻辑块的开关矩阵接收作为其输入的所有
从全局总线的信号。在软件控制下，可达
40 ，这些信号可被选择作为输入的逻辑
块。
折返巴士
每个宏单元也产生一个折返乘积项。
这个信号输送到区域总线，并提供给4
宏单元。折返是中的一个的逆极性
宏单元的乘积项。每年4折返条款
区域允许产生的高扇入求和项（最多9个
产品条款）用一小笔额外的延迟。
5
