T08数据分配器电路原MIC39101-3.3YMTR理图如图4.2所示。

   图4.2 1 T0 8数据分配器电路原理

   图4.2中A2、Ai、A。为地址输入端，D为数据输入端，Yo、y，、Y2、y。、Y4、y。、y。、Y.为输出端，随着A2Al Ao从000、001、…、111变化，输入数据D依次分配到Yo、y，、Y2、Y3、Y4、Ys、Y6、y，上去。其输入输出逻辑表达式表示为

   位二进制全加器

   图4.3 4位二进制全加器符号    4位二进制全加器符号如图4.3所示。

   A。Az AiA。为被加数，B3BZ Bi Bo为加数，CI为低位向本位的进位，CO为本位向高位的进位S3 S2 Sl SO为和输出，其逻辑关系为

   COS3 S2 Sl SO—A3 A2 AiAo +B3 82 Bi Bo +CI