①用JK触发器谩计同步十A393F进制加法计数器，仿真、下载测试验证。

    ②试用74LS160设计九进制加法计数器，下载测试验证。

    ③试用74LS160设计60进制加法计数器，下载测试验证。

    ④试用74LS160设计248进制加法计数器，下载测试验证。

    ⑤试用74LS161设计一个能依次输出9个负脉冲的电路，下载测试验证。

    ⑥试用74LS161和74LS85设计一个四、六、八进制计数器。

    实验器材

    ①PC(装有MAX+PLUSⅡ软件)。

    ②编程系统。

    实验报告要求

   总结从理论设计到最后测试结果整个实验研究过程、说明MAX+PLUSⅡ软件（包括仿真详细步骤）详细使用方法，要有例图、仿真波形和测试结果说明。

   常用时序电路编程二

   一、实验目的

   ①用原理图方法测试4位双向移位寄存器逻辑功能。

   ②测试用74LS194设计的环型计数器和序列信号发生器的结果。

   ③学习用译码器74LS138和数选器74LS151设计总线结构。

   ④了解并行（串行）输入／串行输出移位寄存器功能及应用。

   ⑤掌握数字电路设计的层次化设计思想。