等精度测量的时序逻辑图见图4，软件编程思路如下。
    1．在t0时刻，单片机发出一个高电平的清零信号CLR，DM9000CEP清除CPLD内的原计数值，同时单片机启动定时器TO、Tl。TO将计数机器时钟，Tl将计数软件闸门时间。
    2．门时刻MCU发出测量启动信号刚（高电平），使GATE-1，T1计数器开始计数（软件闸门），同时CLR降为低电平。
    3．t2时刻，在被测信号上升沿的作用下，开启实际计数闸门，TO计数器开始计数机器时钟，CPLD开始计数被测信号。
    4．培时刻，单片机发出软件闸门停止信号。
    5．t4时刻，在被测信号的上升沿到来时，将TO、Tl这两个计数器同时关闭，实际计数闸门关闭。
    在CPLD开发过程中，我们使用Altera公司的Cluartus II集成开发软件进行设计，设计时的芯片选择为EPM7128，引脚分配见表1。编译通过后，将生成的Altera+．pof文件转换为可供Atmel CPLD下载的jed文件，最后将+．jed文件下载
到ATF1508AS芯片中。之所以选择Atme!的ATF1508AS．主要是因为它的价格比较便宜，并且可以烧写10000次以上。
    单片机程序分为主控程序和液晶屏驱动程序两部分，由于程序较长，这里就不介绍了，读者如有需要，可到《无线电》杂志的网站\MNW．radio.com.cn下载。

           
    本频率计工作在数字信号状态．因此只要元器件安装、焊接正确，程序烧写无误，无需做其他的调试即可正常工作。
    开机后，电路先进入对fxzlHz信号的搜索，如果没有探测到输入信号，1s后进入对O—1Hz信号的搜索。如果还是没有探测到任何输入信号，那么在10s后，液晶屏会出现提示，告诉你现在没有信号输入，如图5所示。
    当将单片机的ALE引卿频率作为测试信号输入到ATF1508AS的2号脚时，我们能看到液晶屏上立刻显示出测到的频率，见图6。大家知道．ALE引脚的输出信号频率是晶体振荡器频率的1/6，晶体振荡器频率为11.0592MHz，除以6等于1.8432MHz，由此可见本频率计的测试精度非常高，并且同时还能输出被测信号的周期。经与标准市售频率计对比后，发现其误差小于10'7，完全能够胜任大部分测量要求。