我们分析这个电路中TMS320FDM642AZNZ6使用的FET的最大额定值。由于电源电压是15V，所以栅极一源极间的电压最大有可能加到15V(当输人大振幅输入信号时)。
    这样，就应选择栅极一源极间电压最大额定值V GDS大于15V的器件。除了一部分高频用FET器件的VGDS非常低之外，其他用途的FET(低频放大用，开关用等)GDS凡乎都在30V以上。
    所以，在满足VCDS>15V条件的FET中，我们选择低频低噪声用JFET2SK184(东芝)。表3.1列出2SK184的特性。
    2SK184按照漏极饱和电流IDSS的大小，分为Y(黄)、GR（绿）、BI。（蓝）等三个
档次。
    由于IDSS的大小与交流电压放大倍数无关(参看式(3.11))，所以不论使用哪一档次的FET都可以，不过前面曾说明过IDSS的值会影响到工作时的VGS值。在这里，我们选择处于中间的GR档器件。