图2. 26给出了栅接地NMOS( ggNMOS) ESD保护结构。图中漏UC3843端连接到IlO PAD，而栅接地。当在I/O端出现正ESD脉冲时，漏/P阱结处于反偏，直到发生击穿为止。所产生的空穴电流通过B端流到地端，由于B、S端是短接的，所以使BlS结电压增加，最终使寄生的横向NPN打开，形成低阻通道泄放ESD电流，所以保护集成电路免受ESD损伤。对于负ESD瞬态，寄生的二极管泄放静电电荷。ggNMOS保护的优点是具有有效的保护机理，通过物理设计可以优化。主要缺点包括SPICE不兼容的snapback FV特性，保持点较高，面积利用率低、固有寄生效应等。通常需要采用多指型结构以实现更好的ESD牲能。但是，由于各指型是非均匀打开的，所以ESD性能在通常情况下不与指型的个数成正比。在每一个指型插入压舱电阻(Ballasting resistor)或使用栅耦合的NMOS结构可以证实以上问题。由于寄生的横向NPN管具有较低的增益，所以NMOS ESD结构的面积利用率较低。也可以采用场NMOS管作为保护器件。