FPGA和可编程信号处理器
发布时间:2008/12/17 0:00:00 访问次数:524
通用的可编程数字信号处理器(programmable digital signal processor,pdsp)在近20年里已经取得了巨大的成功。这些pdsp都是基于一种精简指令集计算机(reduced instruction setcomputer,risc)范例的架构,由至少一个快速阵列乘法器(例如:16×16位到24×24位定点数、或者是32位浮点数)和一个扩展字宽的累加器构成。pdsp的优势源于大多数信号处理算法的乘-累加运算(multiply and accumulate,mac)都是非常密集的。通过多级流水线架构,pdsp可以获得仅受阵列乘法器的速度限制的mac速度。由此可以认为fpga也能够用来实现mac单元,但是,如果pdsp能够满足所需要的mac速度,那么pdsp在成本问题上通常更具有优势。另一方面,现在我们还发现了许多高带宽的信号处理应用领域,例如:无线电、多媒体或卫星通信,fpga技术可以通过一个芯片上的多级mac单元来提供更多的带宽。此外,在几种后续要讨论的诸如cordic、ntt和差错校正算法等算法中,还可以进一步证明fpl技术要比pdsp更有效率。据称,在未来,pdsp将会主宰需要复杂算法的应用领域(例如:多重if-then-else结构),而fpga将会统治更多前端(传感器)的应用,例如fir滤波、cordic算法或fft。
欢迎转载,信息来自维库电子市场网(www.dzsc.com)
通用的可编程数字信号处理器(programmable digital signal processor,pdsp)在近20年里已经取得了巨大的成功。这些pdsp都是基于一种精简指令集计算机(reduced instruction setcomputer,risc)范例的架构,由至少一个快速阵列乘法器(例如:16×16位到24×24位定点数、或者是32位浮点数)和一个扩展字宽的累加器构成。pdsp的优势源于大多数信号处理算法的乘-累加运算(multiply and accumulate,mac)都是非常密集的。通过多级流水线架构,pdsp可以获得仅受阵列乘法器的速度限制的mac速度。由此可以认为fpga也能够用来实现mac单元,但是,如果pdsp能够满足所需要的mac速度,那么pdsp在成本问题上通常更具有优势。另一方面,现在我们还发现了许多高带宽的信号处理应用领域,例如:无线电、多媒体或卫星通信,fpga技术可以通过一个芯片上的多级mac单元来提供更多的带宽。此外,在几种后续要讨论的诸如cordic、ntt和差错校正算法等算法中,还可以进一步证明fpl技术要比pdsp更有效率。据称,在未来,pdsp将会主宰需要复杂算法的应用领域(例如:多重if-then-else结构),而fpga将会统治更多前端(传感器)的应用,例如fir滤波、cordic算法或fft。
欢迎转载,信息来自维库电子市场网(www.dzsc.com)
上一篇:数字信号处理的设计实现
上一篇:DSP的技术要求
热门点击
- FPGA技术按颗粒度分类
- DDS各部分的具体参数
- 数字信号处理FPGA的结构
- 基于FPGA的DDS任意波形发生器
- DSP概述
- 数字信号处理FPGA的仿真
- 数字信号处理FPGA设计的编译
- DDS的基本原理
- DSP嵌入式系统主程序代码
- DDS的基本参数计算公式
推荐技术资料
- 业余条件下PCM2702
- PGM2702采用SSOP28封装,引脚小而密,EP3... [详细]