位置:51电子网 » 技术资料 » D S P

数字信号处理FPGA的仿真

发布时间:2008/12/17 0:00:00 访问次数:789

  开始仿真时,打开准备好的波形,选择file|open|fun_text.scf命令。注意:上边和左边的菜单已经变化了。从菜单pile|end time屮设定时间为1μs。在fun_text.scf窗口中单击符号并在重写时钟窗口设定(左侧菜单按钮)时钟周期为25ns。设定m=715827883(m=232/6),这样合成器的周期就是6个时钟周期长。选择maxplusii|simulator并单击start按钮就开始进行仿真了。应该给出一个与图1相近的输出。注意:rom是按二进制偏移(例如:zero=128)编码的。当完成以后,改变频率,就出现一个8个循环的周期,也就是(m=232/8),重复仿真的上述过程。


  图1 频率合成器设计的vhdl仿真

  欢迎转载,信息来自维库电子市场网(www.dzsc.com)



  开始仿真时,打开准备好的波形,选择file|open|fun_text.scf命令。注意:上边和左边的菜单已经变化了。从菜单pile|end time屮设定时间为1μs。在fun_text.scf窗口中单击符号并在重写时钟窗口设定(左侧菜单按钮)时钟周期为25ns。设定m=715827883(m=232/6),这样合成器的周期就是6个时钟周期长。选择maxplusii|simulator并单击start按钮就开始进行仿真了。应该给出一个与图1相近的输出。注意:rom是按二进制偏移(例如:zero=128)编码的。当完成以后,改变频率,就出现一个8个循环的周期,也就是(m=232/8),重复仿真的上述过程。


  图1 频率合成器设计的vhdl仿真

  欢迎转载,信息来自维库电子市场网(www.dzsc.com)



相关IC型号

热门点击

 

推荐技术资料

业余条件下PCM2702
    PGM2702采用SSOP28封装,引脚小而密,EP3... [详细]
版权所有:51dzw.COM
深圳服务热线:13751165337  13692101218
粤ICP备09112631号-6(miitbeian.gov.cn)
公网安备44030402000607
深圳市碧威特网络技术有限公司
付款方式


 复制成功!