在21世纪初，有两个系列的fpga元器件拥有最具吸引力的实现dsp算法的功能，这是因为这些fpga具有快速进位逻辑的能力，从而能够以超过50mhz的速度实现32位（非流水线）的加法。

　　这两个系列就是xilinx xc4000系列（以及最新的如spartan和virtex系列）和altera flex10k系列（以及最新的如apex、acex、mercury、stratix和excalibur系列）元器件，其中后者是altera的8k元器件再加上额外的称作嵌入式阵列模块（embedded array block，eab）的2kbram模块。xilinx元器件具有fpga中典型的宽泛的路由选择级，而altera元器件则是基于altera的cpld中使用的宽带总线架构，但是flex 10k的基本模块已经不再是cpld中大规模的pla。现在取而代之的是fpga典型的中等颗粒度器件，例如：小规模的查询表（smalllook－up tables，lut）。

　　xilinx xc4000系列的基本逻辑单元称作可配置逻辑模块（configurable logic block，clb），具有两个独立的4输入1输出的lut和快速进位，另外一个3输入1输出的lut将两个独立的lut连接起来，还有两个触发器，如图1所示。xilinx元器件具有5层路由，从clb到clb，再到跨过整个芯片的长线。每一个clb都可以用作16×2或32×1位的ram或rom。表1列出了xilinx xc4000系列的部分元器件。

　图1 xc4000逻辑单元

　　表1 xilinx xc4ooo系列

　　altera flex 10k元器件的基本逻辑模块使用小规模lut实现了中等颗粒度。10k元器件是在altera 8k元器件的基础上再加上被称为嵌入式阵列模块（embedded array block，eab）的2kb ram模块。altera flex 10k元器件中的基本逻辑模块称作逻辑元件（logic element，le）3，如图2所示，包括一个触发器、一个4输入1输出的lut，或一个3输入1输出的lut和一个快速进位或者与川｜乘积项扩展电路。8个la组成一个逻辑阵列模块（logic array block，lab）。每一排包括一个嵌入式阵列模块（embedded away block，eab，例如：2kb的ram或rom），可以配置成256×8、512×4、1024×2或2048×1的存储器元器件。这些eab和lab通过每列100～300根线的高速宽带总线连接起来，如图3所示。表2给出了altera flex 10k系列的部分元器件。

　　图2 flex逻辑单元

　　图3 flek 10k 元器件内体总体总线结构

　　表2 flex 10k系列

　　如果将这两种分别来自altera和xilinx的路由策略加以比较，就会发现这两种方法都很有价值：xilinx的方法拥有更多的局部路由资源而全局资源则较少，这对dsp的使用是有促进作用的，因为绝大部分数字信号处理算法都是处理局部数据的。具有宽带总线的altera方法也有其价值，因为典型的操作不是在“位片（bit slice）”操作中一位一位地处理，更为常见的是必须把16～32位的宽带数据矢量转移到下一个dsp模块中。

　　欢迎转载，信息来自维库电子市场网（www.dzsc.com）