cadence称，其日前推出的c-to-silicon compiler高阶综合产品，能够让设计师在创建和复用系统级芯片ip的过程中，将生产力提高10倍。c-to-silicon compiler中的创新技术成为沟通系统级模型之间的桥梁，它们通常是用c/c++ 和systemc写成的，而寄存器传输级（rtl）模型通常被用于检验、实现和集成soc。这种重要的新功能对于开发新型soc和系统级ip，特别适用于消费电子、无线和有线网络市场。

　　c-to-silicon compiler可自动转化和优化从c/c++和systemc到可综合的verilog rtl (包含断言)所描述的提取行为，进行实现、验证和soc集成，从而使硬件微架构的分析自动进行。