| 1 引言 21世纪的今天，信息产业已经成为世界经济的支柱产业。人们的生活日益离不开信息技术，甚至各国竞相将信息技术作为衡量一个国家发展的标志。 暴涨的信息量需要具有更高处理能力的数字处理器，导致了各大厂商竞相开发高性能的数字处理器。数字处理器部分处理能力的提高，对作为端口或模拟信号处理的模拟部分提出了更高的要求，例如：在光电子接口通信场合，从oc-48到新的oc- 192,要求有能够处理ghz以上信号的能力。 标准cmos工艺技术在高速电路中的地位受到怀疑，各种新型工艺发展迅速。考虑到si载流子的迁移率低，有些公司将目光投向化合物半导体（sige及ⅲ/ⅴ族的gaas、inp等）；为了减少 si衬底的损耗和降低器件尺寸的物理限制，另有一些公司对原有标准cmos工艺做了革新，有新型的soi（绝缘衬底硅）工艺、soa（任意衬底硅）工艺；另外，目前大多数做dac（数模转换器）的公司是利用bicmos（bipolar-cmos，双极和 cmos混合工艺）来获得高速的。 芯片的速度，集成度、功耗、芯片的成本以及研发周期是决定一个公司选择工艺的重要方面，下面从这几个方面来阐述标准cmos工艺在高速模拟、混合信号处理领域的发展潜力。 2 标准cmos工艺在高速模拟、混合信号处理领域的发展优势 2.1 速度
在处理器的运算、信息的存储、通信的带宽都对芯片的处理速度提出了更高要求，具有速度优势的化合物半导体（sige及ⅲ/ⅴ族的gaas、inp 等）就突现了出来。目前这一代 sige 器件，特征频率 ft约为 170 ghz[1]，预计下一代 sige 器件的ft 可达 200 ghz 左右；当前一代 inp 工艺可以制造出的异质结双极晶体管，其ft 可达 160 ghz[2]。 这些工艺都是一些细分的技术领域，其本身技术还不完善，例如：原材料价格昂贵、成品率低、集成度低、功耗高等。在其技术完全成熟之前，其速度方面的优势并不能使其完全取代标准cmos工艺，从下面几方面来考虑，标准cmos工艺技术在速度上仍有潜力可挖。 （1）随着深亚微米工艺技术的开发，标准 cmos工艺仍有速度潜力。 器件尺寸细微化一直是设计师追求的目标，器件尺寸小意味着寄生电容小，这种特性有利于制造高速的处理器。晶体管的 ft可以利用下式来表征
ft∝μ/2πι2vdsat
式中m是载流子迁移率(si中电子迁移率约为 1.350cm2/v·s)，l是几何尺寸，v dsat是过载电压(几乎与工作电压成正比)。从上式可以看出缩小特征尺寸的技术可以极大地增加电路速度。目前，典型0.25 mm工艺的ft是40ghz，0.18mm工艺是80ghz，估计0.13 mm的ft再增加一倍。另外，dsm（深亚微米）工艺在70nm的研究已有突破 [3]，相信不久就能看到成熟的130nm、90nm、70nm的工艺，不难看到标准cmos在高速模拟、混合信号处理领域的潜力。
1999年，瑞典的 j yuan和c svensson在ibm的配合下用当时尚不成熟0.1mm工艺证明了si基 cmos电路运行在ghz以上的能力[4]；2001年broadcom公司推出了适用于10gbps光网的dwdm （密集波分复用）传输处理器bcm8511，该处理器在一个单芯片上集成了数字打包器、fec（前向纠错）、具有逻辑监视性能的sonet/sdh（光纤同步网络/同步数字体系）成帧器以及串行10gbps 收发器，其采用的是标准0.18mm cmos工艺制造；2002年1月，我国东南大学射频与光电集成电路研究所推出了0.35mm cmos 2.5gb／s激光二极管驱动电路、前置放大电路和限幅放大电路 [5]和10gb/s 0.25mm cmos超高速分接电路。这些均充分说明了标准cmos工艺技术具有制作ghz以上工作频率芯片的能力。 （2）优化芯片间及芯片内的互连，解决连线延时问题，速度可以进一步提高。 芯片间互连已经成为限制芯片运算速度的瓶颈，这个瓶颈的存在，导致不能传送足够的数据以充分利用芯片的运算能力。一般来说，片上时钟频率能够达到1ghz，而在pcb板上时,其时钟频率往往被限制在200mhz以下。解决这个问题的方法是soc（系统芯片）或先进的封装技术，如倒装焊等。 内部连线延时问题，可通过采用铜线作互连线来解决。在深亚微米，采用铜线代替铝线作互连线，由于连线窄而产生的高电阻可减少40％（铜线的电阻系数低），意味着可进一步微细化互
崔增文1，何山虎1 ，陈弘达2，毛陆虹2，高建玉 1 | （1.兰州大学微电子研究所，甘肃 兰州 730000 ；2.中国科学院半导体研究所集成光电子学国家重点实验室，北京 100083)
| | 摘要：从速度、集成度、功耗和成本等几个方面深入的分析了利用标准cmos工艺来设计开发高速模拟器件和混合处理芯片的现状及发展潜力。 关键词：cmos工艺；特征频率 ft； 单片系统soc；短距离并行光传输系统vsr；多项目晶圆mpw 中图分类号：tn432 文献标识码：a 文章编号：1003-353x(2003)04-0030-03
| | 1 引言 21世纪的今天，信息产业已经成为世界经济的支柱产业。人们的生活日益离不开信息技术，甚至各国竞相将信息技术作为衡量一个国家发展的标志。 暴涨的信息量需要具有更高处理能力的数字处理器，导致了各大厂商竞相开发高性能的数字处理器。数字处理器部分处理能力的提高，对作为端口或模拟信号处理的模拟部分提出了更高的要求，例如：在光电子接口通信场合，从oc-48到新的oc- 192,要求有能够处理ghz以上信号的能力。 标准cmos工艺技术在高速电路中的地位受到怀疑，各种新型工艺发展迅速。考虑到si载流子的迁移率低，有些公司将目光投向化合物半导体（sige及ⅲ/ⅴ族的gaas、inp等）；为了减少 si衬底的损耗和降低器件尺寸的物理限制，另有一些公司对原有标准cmos工艺做了革新，有新型的soi（绝缘衬底硅）工艺、soa（任意衬底硅）工艺；另外，目前大多数做dac（数模转换器）的公司是利用bicmos（bipolar-cmos，双极和 cmos混合工艺）来获得高速的。 芯片的速度，集成度、功耗、芯片的成本以及研发周期是决定一个公司选择工艺的重要方面，下面从这几个方面来阐述标准cmos工艺在高速模拟、混合信号处理领域的发展潜力。 2 标准cmos工艺在高速模拟、混合信号处理领域的发展优势 2.1 速度
在处理器的运算、信息的存储、通信的带宽都对芯片的处理速度提出了更高要求，具有速度优势的化合物半导体（sige及ⅲ/ⅴ族的gaas、inp 等）就突现了出来。目前这一代 sige 器件，特征频率 ft约为 170 ghz[1]，预计下一代 sige 器件的ft 可达 200 ghz 左右；当前一代 inp 工艺可以制造出的异质结双极晶体管，其ft 可达 160 ghz[2]。 这些工艺都是一些细分的技术领域，其本身技术还不完善，例如：原材料价格昂贵、成品率低、集成度低、功耗高等。在其技术完全成熟之前，其速度方面的优势并不能使其完全取代标准cmos工艺，从下面几方面来考虑，标准cmos工艺技术在速度上仍有潜力可挖。 （1）随着深亚微米工艺技术的开发，标准 cmos工艺仍有速度潜力。 器件尺寸细微化一直是设计师追求的目标，器件尺寸小意味着寄生电容小，这种特性有利于制造高速的处理器。晶体管的 ft可以利用下式来表征
ft∝μ/2πι2vdsat
式中m是载流子迁移率(si中电子迁移率约为 1.350cm2/v·s)，l是几何尺寸，v dsat是过载电压(几乎与工作电压成正比)。从上式可以看出缩小特征尺寸的技术可以极大地增加电路速度。目前，典型0.25 mm工艺的ft是40ghz，0.18mm工艺是80ghz，估计0.13 mm的ft再增加一倍。另外，dsm（深亚微米）工艺在70nm的研究已有突破 [3]，相信不久就能看到成熟的130nm、90nm、70nm的工艺，不难看到标准cmos在高速模拟、混合信号处理领域的潜力。
1999年，瑞典的 j yuan和c svensson在ibm的配合下用当时尚不成熟0.1mm工艺证明了si基 cmos电路运行在ghz以上的能力[4]；2001年broadcom公司推出了适用于10gbps光网的dwdm （密集波分复用）传输处理器bcm8511，该处理器在一个单芯片上集成了数字打包器、fec（前向纠错）、具有逻辑监视性能的sonet/sdh（光纤同步网络/同步数字体系）成帧器以及串行10gbps 收发器，其采用的是标准0.18mm cmos工艺制造；2002年1月，我国东南大学射频与光电集成电路研究所推出了0.35mm cmos 2.5gb／s激光二极管驱动电路、前置放大电路和限幅放大电路 [5]和10gb/s 0.25mm cmos超高速分接电路。这些均充分说明了标准cmos工艺技术具有制作ghz以上工作频率芯片的能力。 （2）优化芯片间及芯片内的互连，解决连线延时问题，速度可以进一步提高。 芯片间互连已经成为限制芯片运算速度的瓶颈，这个瓶颈的存在，导致不能传送足够的数据以充分利用芯片的运算能力。一般来说，片上时钟频率能够达到1ghz，而在pcb板上时,其时钟频率往往被限制在200mhz以下。解决这个问题的方法是soc（系统芯片）或先进的封装技术，如倒装焊等。 内部连线延时问题，可通过采用铜线作互连线来解决。在深亚微米，采用铜线代替铝线作互连线，由于连线窄而产生的高电阻可减少40％（铜线的电阻系数低），意味着可进一步微细化互
 热门点击
推荐技术资料
|
| 
公网安备44030402000607
