一．drc 的说明
编辑好的验证文件都存在..\export\home\wmy\mylib\ 下， 文件名分别是
divadrc.rul、divaext.rul、divalvs.rul。有了这三个文件就可以进行版图验证了。下面
将以一个非门为例子来进行说明。
在编辑版图文件的同时就可以进行drc检查。在virtuoso版图编辑环境中。单击verify
菜单，上面提到的diva工具都集成在这个菜单下。先介绍设计规则检查drc，单击第一个子
菜单drc就会弹出drc的对话框。如下：

checking method 指的是要检查的版图的类型。
flat 表示检查版图中所有的图形，对子版图块不检查。（与电路图中类似，最上层电路由模块组成，而模块由小电路构成。有些复杂的版图也是如此）hierarchical 利用层次之间的结构关系和模式识别优化，检查电路中每个单元块内部是否正确。
hier w/o optimization 利用层次之间的结构关系而不用模式识别优化，来检查电路中每个单元块。
checking limit 可以选择检查哪一部分的版图full 表示查整个版图incremental 查自从上一次drc 检查以来，改变的版图。
by area 是指在指定区域进行drc 检查。一般版图较大时，可以分块检查。
如果选择这种方式后，coordinate 这个输入框就变为可输入。可以在这个框内输入坐标，用矩形的左下角和右上角的坐标来表示。格式为：12599:98991 115682:194485或者先单击sel by cursor,然后用鼠标在版图上选中一个矩形，这个输入框也会出现相应的坐标。如果不出现可以多选几次。
switch names在drc文件中，我们设置的switch在这里都会出现。这个选项可以方便我们对版图文件进行分类检查。这在大规模的电路检查中非常重要。
run-specific command file
inclusion limit
上面的两项并不是必需的，可以根据默认设定。
echo commands 选上时在执行drc的同时在ciw窗口中显示drc文件。
rules file 指明drc规则文件的名称，默认为divadrc.rul
rules library 这里选定规则文件在哪个库里。
machine 指明在哪台机器上运行drc命令。
local 表示在本机上运行。对于我们来说，是在本机运行的，选local。
remote 表示在远程机器上运行。
remote machine name 远程机器的名字。
在填好规则文件的库和文件名后，根据实际情况填好checking method 和checkinglimit就可以单击ok运行。这时可以在ciw窗口看到运行的信息，同时在版图上也会出现发亮的区域（如果有错误）。
错误在版图文件中可以看到，另外也可以选择verify-markers-find菜单来帮助找错。单击菜单后会弹出一个窗口，在这个窗口中单击apply就可以显示第一个错误。这个窗口较简单，大家看一下，再试几次就可以了。
同样，可以选择verify-markers-explain来看错误的原因提示。选中该菜单后，用鼠标在版图上出错了的地方单击就可以了。也可以选择verify-markers-delete把这些错误提示删除。
virtuoso版图编辑环境下的菜单见图3-4-2。

图3 –4-2virtuoso 菜单

二．版图提取（extractor）说明
为了进行版图提取，还要给版图文件标上端口，这是lvs的一个比较的开始点。在lsw窗口中，选中metal1（pn）层，（pn）指得是引脚（pin）；然后在virtuoso环境菜单中选择create-pin，这时会出来一个窗口。如下：

图3-2-3 创建版图端口窗口

填上端口的名称（terminal names 和schematic中的名字一样）、模式（mode，一般选rectangle）、输入输出类型（i/o type）等。至于create label属于可选择项，选上后，端口的名称可以在版图中显示。
填好可以直接在版图中画上端口，往往有好几个端口，可以都画好在单击hide。 这些端口仅表示连接关系，并不生成加工用的掩模板，只要求与实际版图上铝线接触即可，也没有规则可言。

版图的完成后，就可以提取了，在版图编辑环境下选择verify –extractor 。弹出菜单如下：

一．drc 的说明
编辑好的验证文件都存在..\export\home\wmy\mylib\ 下， 文件名分别是
divadrc.rul、divaext.rul、divalvs.rul。有了这三个文件就可以进行版图验证了。下面
将以一个非门为例子来进行说明。
在编辑版图文件的同时就可以进行drc检查。在virtuoso版图编辑环境中。单击verify
菜单，上面提到的diva工具都集成在这个菜单下。先介绍设计规则检查drc，单击第一个子
菜单drc就会弹出drc的对话框。如下：

checking method 指的是要检查的版图的类型。
flat 表示检查版图中所有的图形，对子版图块不检查。（与电路图中类似，最上层电路由模块组成，而模块由小电路构成。有些复杂的版图也是如此）hierarchical 利用层次之间的结构关系和模式识别优化，检查电路中每个单元块内部是否正确。
hier w/o optimization 利用层次之间的结构关系而不用模式识别优化，来检查电路中每个单元块。
checking limit 可以选择检查哪一部分的版图full 表示查整个版图incremental 查自从上一次drc 检查以来，改变的版图。
by area 是指在指定区域进行drc 检查。一般版图较大时，可以分块检查。
如果选择这种方式后，coordinate 这个输入框就变为可输入。可以在这个框内输入坐标，用矩形的左下角和右上角的坐标来表示。格式为：12599:98991 115682:194485或者先单击sel by cursor,然后用鼠标在版图上选中一个矩形，这个输入框也会出现相应的坐标。如果不出现可以多选几次。
switch names在drc文件中，我们设置的switch在这里都会出现。这个选项可以方便我们对版图文件进行分类检查。这在大规模的电路检查中非常重要。
run-specific command file
inclusion limit
上面的两项并不是必需的，可以根据默认设定。
echo commands 选上时在执行drc的同时在ciw窗口中显示drc文件。
rules file 指明drc规则文件的名称，默认为divadrc.rul
rules library 这里选定规则文件在哪个库里。
machine 指明在哪台机器上运行drc命令。
local 表示在本机上运行。对于我们来说，是在本机运行的，选local。
remote 表示在远程机器上运行。
remote machine name 远程机器的名字。
在填好规则文件的库和文件名后，根据实际情况填好checking method 和checkinglimit就可以单击ok运行。这时可以在ciw窗口看到运行的信息，同时在版图上也会出现发亮的区域（如果有错误）。
错误在版图文件中可以看到，另外也可以选择verify-markers-find菜单来帮助找错。单击菜单后会弹出一个窗口，在这个窗口中单击apply就可以显示第一个错误。这个窗口较简单，大家看一下，再试几次就可以了。
同样，可以选择verify-markers-explain来看错误的原因提示。选中该菜单后，用鼠标在版图上出错了的地方单击就可以了。也可以选择verify-markers-delete把这些错误提示删除。
virtuoso版图编辑环境下的菜单见图3-4-2。

图3 –4-2virtuoso 菜单

二．版图提取（extractor）说明
为了进行版图提取，还要给版图文件标上端口，这是lvs的一个比较的开始点。在lsw窗口中，选中metal1（pn）层，（pn）指得是引脚（pin）；然后在virtuoso环境菜单中选择create-pin，这时会出来一个窗口。如下：

图3-2-3 创建版图端口窗口

填上端口的名称（terminal names 和schematic中的名字一样）、模式（mode，一般选rectangle）、输入输出类型（i/o type）等。至于create label属于可选择项，选上后，端口的名称可以在版图中显示。
填好可以直接在版图中画上端口，往往有好几个端口，可以都画好在单击hide。 这些端口仅表示连接关系，并不生成加工用的掩模板，只要求与实际版图上铝线接触即可，也没有规则可言。

版图的完成后，就可以提取了，在版图编辑环境下选择verify –extractor 。弹出菜单如下：