运算放大器技术几大趋势
发布时间:2008/5/28 0:00:00 访问次数:320
事实上,目前运算放大器显示着前所未有的良好势头。而且,在未来几年内,分立元件运算放大器的发展势头将更为迅猛。 分立元件运算放大器推动未来技术快速革新 小型封装 性能:给定功率下的速度 更低的供电电压
虽然早先有关“分立元件运算放大器产品将与其它产品进行更高级别的集成或其市场将有所收缩”这一预言令人忧心忡忡,但这类产品仍旧保持着勃勃生机。
事实上,目前运算放大器显示着前所未有的良好势头。而且,在未来几年内,分立元件运算放大器的发展势头将更为迅猛。
在过去的 20 年里,推动运算放大器发展的三大显著趋势已经浮出水面,这些趋势分别是:给定功率下的速度、封装尺寸和更低的供电电压。目前,我还未发现背离这些趋势的现象。但是,就封装尺寸而言,由于板面面积已经非常小,我们几乎已经到达极限。
新型技术诞生时,我们通常能够为运算放大器产品找到多种机遇。例如,十年前,在蜂窝手机市场刚刚兴起时,分立元件运算放大器已在手机中广泛应用。标准芯片集或多或少存在通用性较差、设计上有缺陷的问题。运算放大器是系统关键部件的不可或缺之物,很多情况下,它还是修改 asic 设计缺陷的必备利器。
随着系统日趋成熟并且日趋完善,以及 asic 相关问题的逐步减少,运算放大器的使用也因此有所降低。当然,运算放大器并未完全退出市场,因为制造商始终在绞尽脑汁为他们的电话添加 asic 所不具备的新特性。
显然,运算放大器在支持未来技术方面扮演着非常重要的角色。这促使该行业为用户描绘这项技术的未来发展蓝图,从而为一些复杂的信号调节问题提供解决方案。而究竟该如何描绘未来的蓝图,如何使这些愿景作用于市场呢?我认为,当前已呈现出几种明显的技术趋势,这些技术趋势将推动运算放大器实现技术革新。
新型芯片级封装仅限于大批量生产中 pc 主板焊盘间距接近 0.4 毫米时的情况。使用芯片级封装的四信道运算放大器仍旧不具备成本优势,但随着接点间距降低,这类运算放大器将日益受到人们的青睐。
如今,运算放大器外部用于设定增益的电阻占据的主机板面积要比运算放大器本身需要的面积更大。为了减小主板面积,接下来的工作便是集成电阻器以及其它功能模块,但这又降低了设计的灵活性。
除了封装尺寸,还可从其它方面入手,以改善封装技术。寄生电容、电感系数、漏电流与热阻抗的降低,串音的改善以及较低的装配飘移 (assembly shift),都将推动未来运算放大器封装技术的发展。
运算放大器中,速度被定义为小信号的增益带宽积 (gbw) 以及大信号的压摆率。例如,2vp-p 视频信号被视为大信号,而驻级体麦克风 20mvp-p 的输出信号则被视为小信号。20 世纪 60 年代,当第一款运算放大器面世时,速度 /功率比约为 0.1 mhz/毫安。如今,运算放大器在每毫安供应电流下实现超过 100 mhz的带宽 已不足为奇。这种速度的提升很大部分应归功于小尺寸工艺技术,例如垂直 pnp以及硅绝缘体 (soi) 技术的应用。电流反馈架构也有助于高速运算放大器针对给定消耗电流提升其带宽性能。然而,其中部分性能增益是以牺牲最大供电电压为代价的。
这些年来,我还发现产品规范要求在给定带宽范围内实现功耗最低。在这些情况下,输出级(运算放大器绝大部分的电流消耗在这里)对偏置电流需求极大,在保证不振荡的情况下,运算放大器几乎无法驱动一个 10pf的示波器探头。一个运算放大器应在100pf电容负载下保持稳定,最小也应为200pf。工程师较为青睐那些方便设计、工作稳定的产品(在低电容负载下也不会振荡)。
市场中可容忍较低信噪比的一部分产品将因此能够适应供电电压的降低。而无法容忍较低信噪比的那部分产品则仍需维持高供电轨。要在较低的供电环境中维持信噪比,则必须降低噪声电平(noise floor)。
未来的技术需要解决1/f 噪声以及平带噪声问题。供电电压约为2v时,实现给定信噪比所需的功率实际上会更高,由此构建了一个下限 。在较低电压环境下,已没有任何剩余空间可从级联中获得额外增益,因此通过增加级数便可获得增益并消耗多余的能量。
同时,我们也无法忽视这样的事实:运算放大器既作为输入信号调节设备又作为输出信号驱动器,能够实现到真实世界的连接。在未来很长一段时间内,部分运算放大器仍需在30 v或更高的供应电压、出色的功耗以及减小布局
事实上,目前运算放大器显示着前所未有的良好势头。而且,在未来几年内,分立元件运算放大器的发展势头将更为迅猛。 分立元件运算放大器推动未来技术快速革新 小型封装 性能:给定功率下的速度 更低的供电电压
虽然早先有关“分立元件运算放大器产品将与其它产品进行更高级别的集成或其市场将有所收缩”这一预言令人忧心忡忡,但这类产品仍旧保持着勃勃生机。
事实上,目前运算放大器显示着前所未有的良好势头。而且,在未来几年内,分立元件运算放大器的发展势头将更为迅猛。
在过去的 20 年里,推动运算放大器发展的三大显著趋势已经浮出水面,这些趋势分别是:给定功率下的速度、封装尺寸和更低的供电电压。目前,我还未发现背离这些趋势的现象。但是,就封装尺寸而言,由于板面面积已经非常小,我们几乎已经到达极限。
新型技术诞生时,我们通常能够为运算放大器产品找到多种机遇。例如,十年前,在蜂窝手机市场刚刚兴起时,分立元件运算放大器已在手机中广泛应用。标准芯片集或多或少存在通用性较差、设计上有缺陷的问题。运算放大器是系统关键部件的不可或缺之物,很多情况下,它还是修改 asic 设计缺陷的必备利器。
随着系统日趋成熟并且日趋完善,以及 asic 相关问题的逐步减少,运算放大器的使用也因此有所降低。当然,运算放大器并未完全退出市场,因为制造商始终在绞尽脑汁为他们的电话添加 asic 所不具备的新特性。
显然,运算放大器在支持未来技术方面扮演着非常重要的角色。这促使该行业为用户描绘这项技术的未来发展蓝图,从而为一些复杂的信号调节问题提供解决方案。而究竟该如何描绘未来的蓝图,如何使这些愿景作用于市场呢?我认为,当前已呈现出几种明显的技术趋势,这些技术趋势将推动运算放大器实现技术革新。
新型芯片级封装仅限于大批量生产中 pc 主板焊盘间距接近 0.4 毫米时的情况。使用芯片级封装的四信道运算放大器仍旧不具备成本优势,但随着接点间距降低,这类运算放大器将日益受到人们的青睐。
如今,运算放大器外部用于设定增益的电阻占据的主机板面积要比运算放大器本身需要的面积更大。为了减小主板面积,接下来的工作便是集成电阻器以及其它功能模块,但这又降低了设计的灵活性。
除了封装尺寸,还可从其它方面入手,以改善封装技术。寄生电容、电感系数、漏电流与热阻抗的降低,串音的改善以及较低的装配飘移 (assembly shift),都将推动未来运算放大器封装技术的发展。
运算放大器中,速度被定义为小信号的增益带宽积 (gbw) 以及大信号的压摆率。例如,2vp-p 视频信号被视为大信号,而驻级体麦克风 20mvp-p 的输出信号则被视为小信号。20 世纪 60 年代,当第一款运算放大器面世时,速度 /功率比约为 0.1 mhz/毫安。如今,运算放大器在每毫安供应电流下实现超过 100 mhz的带宽 已不足为奇。这种速度的提升很大部分应归功于小尺寸工艺技术,例如垂直 pnp以及硅绝缘体 (soi) 技术的应用。电流反馈架构也有助于高速运算放大器针对给定消耗电流提升其带宽性能。然而,其中部分性能增益是以牺牲最大供电电压为代价的。
这些年来,我还发现产品规范要求在给定带宽范围内实现功耗最低。在这些情况下,输出级(运算放大器绝大部分的电流消耗在这里)对偏置电流需求极大,在保证不振荡的情况下,运算放大器几乎无法驱动一个 10pf的示波器探头。一个运算放大器应在100pf电容负载下保持稳定,最小也应为200pf。工程师较为青睐那些方便设计、工作稳定的产品(在低电容负载下也不会振荡)。
市场中可容忍较低信噪比的一部分产品将因此能够适应供电电压的降低。而无法容忍较低信噪比的那部分产品则仍需维持高供电轨。要在较低的供电环境中维持信噪比,则必须降低噪声电平(noise floor)。
未来的技术需要解决1/f 噪声以及平带噪声问题。供电电压约为2v时,实现给定信噪比所需的功率实际上会更高,由此构建了一个下限 。在较低电压环境下,已没有任何剩余空间可从级联中获得额外增益,因此通过增加级数便可获得增益并消耗多余的能量。
同时,我们也无法忽视这样的事实:运算放大器既作为输入信号调节设备又作为输出信号驱动器,能够实现到真实世界的连接。在未来很长一段时间内,部分运算放大器仍需在30 v或更高的供应电压、出色的功耗以及减小布局
热门点击
- 电路设计
- 集成电路原理复习思考题(附参考答案)
- 基于AD8367的大动态范围AGC系统的实现
- 实用可控的按键抖动消除电路
- 电话机检修仪
- 铅酸蓄电池充电器(二)
- LVS(Layout Verse Schem
- 保险柜防盗报警器
- 发电机组自动稳压器电路(二)
- ROM在数字电路设计中的应用
推荐技术资料
- 泰克新发布的DSA830
- 泰克新发布的DSA8300在一台仪器中同时实现时域和频域分析,DS... [详细]