研制测量仪表及电子仪器的过程中，常常遇到按键抖动的问题，即虽然只是按下按键一次然后放掉，结果在按键信号稳定前后，竟出现了一些不该存在的噪声，这样就会引起电路的误动作。在很多应用按键的场合，要求具有消抖措施，即对于噪声信号消抖电路输出信号为零(消抖电路屏蔽了噪声信号，表示按键没有动作)，只有当按键信号k稳定下来甚至经过一定的时间消抖电路才产生输出信号y。按键信号k消除，消抖电路输出信号y随之消失。

笔者根据某用户的具体要求设计了具有高抗噪声特性的、延时时间精密可控的消抖动电路，其按键信号k、输出信号y之间的关系如图1所示。

2 电路组成及工作原理

延时时间精密可控的消抖动电路的原理图如图2所示。该电路由4块cmos集成芯片和若干电阻、电容组成。

其中555定时器组成多谐振荡器用来给计数器提供时钟脉冲；1块cc40161型四位同步二进制计数器用来设定消抖动电路输出信号y的延迟脉冲个数。1块cc4043四r／s锁存器(只用了1组，其余3组未用)和1块cc4011四2输入与非门用来实现信号的锁存和控制。

当按键信号k由低电平变为高电平时，电阻尺3和电容c3组成的微分电路使v点产生一个正脉冲，该正脉冲一路经与非门g2反相后加到计数器cc40161的cr端使其清零；另一路加到锁存器cc4043的1r端(此时由于计数器没有进位输出，co端为低电平，即ls端为低电平)，使锁存器输出端1q为低电子。与此同时，按键信号k已加到了与非门g1的输入端使g1门开门，那么，由555定时器组成的时钟信号发生器3端输出的时钟脉冲通过与非门g1加到计数器的cp端，计数器开始计数。计到15个脉冲，计数器产生进位信号，其co端输出高电平，使锁存器的1q端变为高电平，该信号加到与非门g3的一个输入端(与非门g3的另一个输入端为k，已为高电平)，则与非门g4的输出y端为高电平；只有当按键信号k由高电平为低电平时，y端才随之变为低电平。 另一方面，由于按键信号k变为低电平，封锁了g1门，时钟脉冲不能通过g1门到达计数器的cp端，计数停止。

当出现干扰脉冲时，计数器也计数，但只要干扰冲的宽度小于15个cp脉冲宽度，计数器的进位输陆号co端就保持低电平，那么y信号为低电平，即际脉冲的影响不会出现在y端。

可以用置数法或复位法将十六进制计数器cc40161接成任意进制计数器，然后通过任意进位信号控制1s端的电位，来调整消抖动电路输出信号y的延迟时间。

3 数据计算

555定时器组成的时钟信号发生器产生的cp脉冲的周期为：

t1＝ln(r1+2r2)c1

cp脉冲的占空比为：

q=( r1+ r2)／(r1+2 r2)

按图中所给参数计算，cp脉冲的周期t1=0.1s，cp脉冲的占空比为：

q＝2／3。

消抖动电路输出信号y的延迟时间为：

td=15tl＝151n2(rl+2r2)c1

按图中参数计算td＝1．5s

4 电路特点

(1)该电路由cmos集成芯片组成，功耗低，抗干扰能力强。

(2)从按键信号k到消抖电路产生稳定的输出信号y的延迟时间td稳定、可调。

(3)每当按键信号k到来(由低电平变为高电平)，均自动使计数器清零，不需另外加入复位脉冲。

(4)按键信号k消除，计数器自动停止计数，不需另外设置开关。 该电路除用于消除按键的抖动外，还可用于需要产生一定延时控制的任何电路中。该电路为利用单片机和cpld(complex programmable logic device)实现软件消抖提供了设计思想。