模拟电路layout技艺-noise

发布时间:2008/5/28 0:00:00 访问次数:533

[前言]: 这是我要向大家介绍的，这一系列的，第三篇关于analog layout的文章，内容实是我的读书笔记

是我读完《ic mask design》一些章节后，总结的一些心得。本着自己先看懂并赞同作者观点，而后再搜集

一些相关知识，介绍给大家，供大家参照!!因为本人力量有限，这种方法个人认为并不代表着在抄袭他人，

以后还会有类似的文章的出现，希望读到这些文章的给于批评指正!!

[正文］：

看完《ic mask design》noise issue这一章时，感觉似乎没有学到更多的东西，所以我花了一些时间，

反复看了几遍，感觉还是没有改变。其实我很佩服作者，能将他所知道的东西写成一本书，而这是我们所

缺乏的。因为在大家的眼里，layout太简单了，重复性的东西很多。我还会听到有人讲layout

纯粹就是体力活。也许吧，我自己也说不清楚，或许有时我也这样认为。layout就是要将许多

浅显的道理运用到复杂的版图中会，需要的是细心和耐心。layout中重复的东西做多了，就应该停下来

考虑考虑，是否可以变通一下。对于做layout工作的，有些人自己知道却不讲出来，不知道是不想讲，不敢讲，

还是确实太简单了不好意思讲呢？!!

言归正传，作者在文中对noise打个过比方，好比你在自家院子里听祖母讲故事，你很想听，但邻家的

摇滚男孩却开始放出噪音。你可以解决的方法有几种：

到邻居家，告诉摇滚男孩将声音调小点

到邻居家，告诉摇滚男孩可不可以到屋子里，关上门窗放音乐

打电话报警

希望祖母能大声点

自己搬进屋子里，关上门窗

...

大体的意思以这样，也许还有其他的办法。

引申开的意思就是讲，电路中的noise，你也可以对应处理

降低noise

用guard ring将noise电路围住

告诉老板，可不可将电路换个方式

信号放大

用guard ring将受干扰的电路围住

...

其他，layout工程师还可以建议circuit designer避开noise,或者对noise进行

过滤等处理。

还要在floor plane 时，避免将噪音电路与易受干扰的电路离得很近，应尽量将噪音电路

安排在芯片的边角部位，并做隔离或打上guard ring以防万一。

对于layout工程师来讲，也许只剩下小心了，不知道有没有更好的办法或者建议？？

期待中...

[参考文献]
《ic mask design》 christopher saint / judy saint

上一篇：CMOS-IC电路

上一篇：RFMD四频带功率放大器支持采用线性发送架构的EDGE移动终端

相关技术资料: 7-7AMOLED显示驱动芯片关键技术及应用; 7-7CMOS图像传感器技术参数设计; 7-7GB300 超级芯片应用需求分析; 7-74NP 工艺NVIDIA Blackwell 架构 GPU; 7-7GB300 芯片、NVL72 系统和液冷技术探究; 7-7首个最新高端芯片人工智能服务器系统; 7-5CV/CC InnoSwitch3-AQ 开关电源 IC; 7-5URF1DxxM-60WR3系列应用前景分析; 7-51-6W URA24xxN-xxWR3G系列优势特征; 7-5闭环磁通门信号调节芯片NSDRV401; 7-5SK-RiSC-SOM-H27X-V1.1应用探究; 7-5RISC技术8位微控制器参数设计

相关IC型号

模拟电路layout技艺-noise

热门点击

推荐技术资料