| altera的quartus® ii 是业内领先的fpga设计软件，具有最全面的开发环境，实现无与伦比的性能表现，而且效率高，易于使用。详细的fpga设计流程信息可以参考以下的网页： - quartus ii 在线演示
- quartus ii 使用手册简介 (pdf)
- quartus ii 手册
- eda合作伙伴设计流程支持
quartus ii 软件在设计流程方法、系统设计、时序逼近方法、系统内验证技术以及第三方eda支持等方面都具有其独特的优势。下面是quartus ii软件fpga设计流程功能的优势所在。图1是一些quartus ii软件fpga设计流程选项的高级实例。有些步骤可能与图1所示顺序不同。 图1. fpga设计流程 注释: -
rtl = register transfer level（寄存器传送级） 设计流程方法 quartus ii软件功能强大，易于使用的设计流程如下所示： 预先i/o分配和确认：quartus ii软件采用了预先i/o分配和确认（pdf）技术（甚至在设计模块之前），提高了设计效率，缩短了产品上市的时间，并且非常易于使用。这样在设计的早期阶段，就可以进行印刷电路板（pcb）布局。 quartus ii 集成综合以及对第三方综合的支持：quartus ii软件包括了全面的集成综合方案 (pdf)，以及对来自mentor graphics、synopsys和synplicity的主要第三方综合软件的高级集成。 logiclock基于模块的设计：quartus ii软件采用logiclock™ 基于模块的设计流程缩短并简化了设计和验证过程，该流程是构建和集成模块化系统最简单灵活的方法。logiclock方法非常适合进行团队设计。 存储器编译器：quartus ii软件用户可以从容易使用的图形用户界面下选择并配置存储器或者从vhdl或verilog源代码中直接得出存储器。存储器编译器动态生成基于用户参数的存储器结构运行的波形显示，支持“假设”分析。 脚本支持：quartus ii软件同时支持基于gui和基于脚本的设计技术。quartus ii软件是第一个来自可编程逻辑器件（pld）供应商的fpga和结构化asic规划工具，它支持业内标准的工具命令语言（tcl）脚本界面(pdf)。 系统设计技术 altera的quartus ii软件是第一个支持基于知识产权（ip）系统设计的软件，它包括完整、自动的系统定义和实施，不需要底层的硬件描述语言（hdl）或原理图。设计人员可以利用这种特性在几分钟内将他们的构想变成正常运行的系统。quartus ii包括下面列出的系统设计工具： sopc builder:该系统开发工具自动加入参数化并连接ip核，如嵌入式处理器、协处理器、外设存储器和用户定义的逻辑，无需底层的hdl或原理图。 dsp builder: the dsp builder 工具在友好算法开发环境中，帮助设计人员生成dsp设计的硬件表征，缩短了数字信号处理（dsp）设计周期。 现成的ip核： altera和altera megafunction合作伙伴计划(amppsm)的流行nios® ii嵌入式处理器和参数化ip模块经过了严格的测试和优化，实现altera®器件的最佳性能构架。 时序逼近方法 quartus ii 软件采用了业内领先的时序逼近方法，使设计人员能够快速实现设计的时序要求。altera是第一个开发并实现了全套时序逼近方法的可编程逻辑供应商，该方法集成在其现有工具包中，无需额外费用。 物理综合：fpga业内唯一的集成物理综合技术 (pdf)，无需用户干预，即可提高设计性能。 设计空间管理器脚本：设计空间管理器方法 (pdf) 组合quartus ii软件设置，自动寻找最优性能架构，从而提高了性能表现，节省了工程时间。它还支持多个计算机采用不同优化设置而同时运行编译的分布式工作环境。 时序逼近平面布置编辑器：时序逼近平面布置编辑器方法 (pdf) 提高了平面布置中时序数据的分析能力。 芯片编辑器：芯片编辑器使得小的、后期布局布线设计更改在几分钟内完成，缩短了验证的时间（而同时支持时序逼近）。 寄存器传送级(rtl)和工艺映射查看器：rtl查看器 (pdf) 在进一步的仿真、综合和布局布线之前，提供能够用于分析设计结构的设计原理图。这样，在quartus ii中，可以在全面的综合和布局布线之后
| altera的quartus® ii 是业内领先的fpga设计软件，具有最全面的开发环境，实现无与伦比的性能表现，而且效率高，易于使用。详细的fpga设计流程信息可以参考以下的网页： - quartus ii 在线演示
- quartus ii 使用手册简介 (pdf)
- quartus ii 手册
- eda合作伙伴设计流程支持
quartus ii 软件在设计流程方法、系统设计、时序逼近方法、系统内验证技术以及第三方eda支持等方面都具有其独特的优势。下面是quartus ii软件fpga设计流程功能的优势所在。图1是一些quartus ii软件fpga设计流程选项的高级实例。有些步骤可能与图1所示顺序不同。 图1. fpga设计流程 注释: -
rtl = register transfer level（寄存器传送级） 设计流程方法 quartus ii软件功能强大，易于使用的设计流程如下所示： 预先i/o分配和确认：quartus ii软件采用了预先i/o分配和确认（pdf）技术（甚至在设计模块之前），提高了设计效率，缩短了产品上市的时间，并且非常易于使用。这样在设计的早期阶段，就可以进行印刷电路板（pcb）布局。 quartus ii 集成综合以及对第三方综合的支持：quartus ii软件包括了全面的集成综合方案 (pdf)，以及对来自mentor graphics、synopsys和synplicity的主要第三方综合软件的高级集成。 logiclock基于模块的设计：quartus ii软件采用logiclock™ 基于模块的设计流程缩短并简化了设计和验证过程，该流程是构建和集成模块化系统最简单灵活的方法。logiclock方法非常适合进行团队设计。 存储器编译器：quartus ii软件用户可以从容易使用的图形用户界面下选择并配置存储器或者从vhdl或verilog源代码中直接得出存储器。存储器编译器动态生成基于用户参数的存储器结构运行的波形显示，支持“假设”分析。 脚本支持：quartus ii软件同时支持基于gui和基于脚本的设计技术。quartus ii软件是第一个来自可编程逻辑器件（pld）供应商的fpga和结构化asic规划工具，它支持业内标准的工具命令语言（tcl）脚本界面(pdf)。 系统设计技术 altera的quartus ii软件是第一个支持基于知识产权（ip）系统设计的软件，它包括完整、自动的系统定义和实施，不需要底层的硬件描述语言（hdl）或原理图。设计人员可以利用这种特性在几分钟内将他们的构想变成正常运行的系统。quartus ii包括下面列出的系统设计工具： sopc builder:该系统开发工具自动加入参数化并连接ip核，如嵌入式处理器、协处理器、外设存储器和用户定义的逻辑，无需底层的hdl或原理图。 dsp builder: the dsp builder 工具在友好算法开发环境中，帮助设计人员生成dsp设计的硬件表征，缩短了数字信号处理（dsp）设计周期。 现成的ip核： altera和altera megafunction合作伙伴计划(amppsm)的流行nios® ii嵌入式处理器和参数化ip模块经过了严格的测试和优化，实现altera®器件的最佳性能构架。 时序逼近方法 quartus ii 软件采用了业内领先的时序逼近方法，使设计人员能够快速实现设计的时序要求。altera是第一个开发并实现了全套时序逼近方法的可编程逻辑供应商，该方法集成在其现有工具包中，无需额外费用。 物理综合：fpga业内唯一的集成物理综合技术 (pdf)，无需用户干预，即可提高设计性能。 设计空间管理器脚本：设计空间管理器方法 (pdf) 组合quartus ii软件设置，自动寻找最优性能架构，从而提高了性能表现，节省了工程时间。它还支持多个计算机采用不同优化设置而同时运行编译的分布式工作环境。 时序逼近平面布置编辑器：时序逼近平面布置编辑器方法 (pdf) 提高了平面布置中时序数据的分析能力。 芯片编辑器：芯片编辑器使得小的、后期布局布线设计更改在几分钟内完成，缩短了验证的时间（而同时支持时序逼近）。 寄存器传送级(rtl)和工艺映射查看器：rtl查看器 (pdf) 在进一步的仿真、综合和布局布线之前，提供能够用于分析设计结构的设计原理图。这样，在quartus ii中，可以在全面的综合和布局布线之后
 热门点击
推荐技术资料
| | 
公网安备44030402000607
