Verilog HDL实例数组
发布时间:2008/5/28 0:00:00 访问次数:2367
当需要重复性的实例时,在实例描述语句中能够有选择地定义范围说明(范围说明也能够在模块实例语句中使用)。这种情况的门描述语句的语法如下:
gate_type [delay]instance_name [leftbound:rightbound]
(list_of_terminal_names);
leftbound和rightbound值是任意的两个常量表达式。左界不必大于右界,并且左、右界两者都不必限定为0。示例如下。
wire [3:0] out, ina, inb;
. . .
nand gang [3:0] (out, ina, inb);
带有范围说明的实例语句与下述语句等价:
nand
gang3 (out[3], ina[3], inb[3]),
gang2 (out[2], ina[2], inb[2]),
gang1 (out[1], ina[1], inb[1]),
gang0 (out[0], ina[0], inb[0]);
注意定义实例数组时,实例名称是不可选的。
gate_type [delay]instance_name [leftbound:rightbound]
(list_of_terminal_names);
leftbound和rightbound值是任意的两个常量表达式。左界不必大于右界,并且左、右界两者都不必限定为0。示例如下。
wire [3:0] out, ina, inb;
. . .
nand gang [3:0] (out, ina, inb);
带有范围说明的实例语句与下述语句等价:
nand
gang3 (out[3], ina[3], inb[3]),
gang2 (out[2], ina[2], inb[2]),
gang1 (out[1], ina[1], inb[1]),
gang0 (out[0], ina[0], inb[0]);
注意定义实例数组时,实例名称是不可选的。
当需要重复性的实例时,在实例描述语句中能够有选择地定义范围说明(范围说明也能够在模块实例语句中使用)。这种情况的门描述语句的语法如下:
gate_type [delay]instance_name [leftbound:rightbound]
(list_of_terminal_names);
leftbound和rightbound值是任意的两个常量表达式。左界不必大于右界,并且左、右界两者都不必限定为0。示例如下。
wire [3:0] out, ina, inb;
. . .
nand gang [3:0] (out, ina, inb);
带有范围说明的实例语句与下述语句等价:
nand
gang3 (out[3], ina[3], inb[3]),
gang2 (out[2], ina[2], inb[2]),
gang1 (out[1], ina[1], inb[1]),
gang0 (out[0], ina[0], inb[0]);
注意定义实例数组时,实例名称是不可选的。
gate_type [delay]instance_name [leftbound:rightbound]
(list_of_terminal_names);
leftbound和rightbound值是任意的两个常量表达式。左界不必大于右界,并且左、右界两者都不必限定为0。示例如下。
wire [3:0] out, ina, inb;
. . .
nand gang [3:0] (out, ina, inb);
带有范围说明的实例语句与下述语句等价:
nand
gang3 (out[3], ina[3], inb[3]),
gang2 (out[2], ina[2], inb[2]),
gang1 (out[1], ina[1], inb[1]),
gang0 (out[0], ina[0], inb[0]);
注意定义实例数组时,实例名称是不可选的。
上一篇:Verilog HDL门时延
上一篇:Verilog HDL简单示例