PLD/FPGA 结构与原理初步
发布时间:2008/5/28 0:00:00 访问次数:513
一.查找表(look-up-table)的原理与结构
采用这种结构的pld芯片我们也可以称之为fpga:如altera的acex,apex系列,xilinx的spartan,virtex系列等。
查找表(look-up-table)简称为lut,lut本质上就是一个ram。 目前fpga中多使用4输入的lut,所以每一个lut可以看成一个有4位地址线的16x1的ram。 当用户通过原理图或hdl语言描述了一个逻辑电路以后,pld/fpga开发软件会自动计算逻辑电路的所有可能的结果,并把结果事先写入ram,这样,每输入一个信号进行逻辑运算就等于输入一个地址进行查表,找出地址对应的内容,然后输出即可。
下面是一个4输入与门的例子,
实际逻辑电路 | lut的实现方式 | ||
a,b,c,d 输入 | 逻辑输出 | 地址 | ram中存储的内容 |
0000 | 0 | 0000 | 0 |
0001 | 0 | 0001 | 0 |
.... | 0 | ... | 0 |
1111 | 1 | 1111 | 1 |
二.基于查找表(lut)的fpga的结构
我们看一看xilinx spartan-ii的内部结构,如下图:
xilinx spartan-ii 芯片内部结构 | slices结构 |
spartan-ii主要包括clbs,i/o块,ram块和可编程连线(未表示出)。在spartan-ii中,一个clb包括2个slices,每个slices包括两个lut,两个触发器和相关逻辑。 slices可以看成是spartanii实现逻辑的最基本结构 (xilinx其他系列,如spartanxl,virtex的结构与此稍有不同,具体请参阅数据手册)
altera的flex/acex等芯片的结构如下图:
altera flex/acex 芯片的内部结构
逻辑单元(le)内部结构
flex/acex的结构主要包括lab,i/o块,ram块(未表示出)和可编程行/列连线。在flex/acex中,一个lab包括8个逻辑单元(le),每个le包括一个lut,一个触发器和相关的相关逻辑。le是flex/acex芯片实现逻辑的最基本结构(altera其他系列,如apex的结构与此基本相同,具体请参阅数据手册)
一.查找表(look-up-table)的原理与结构 采用这种结构的pld芯片我们也可以称之为fpga:如altera的acex,apex系列,xilinx的spartan,virtex系列等。 查找表(look-up-table)简称为lut,lut本质上就是一个ram。 目前fpga中多使用4输入的lut,所以每一个lut可以看成一个有4位地址线的16x1的ram。 当用户通过原理图或hdl语言描述了一个逻辑电路以后,pld/fpga开发软件会自动计算逻辑电路的所有可能的结果,并把结果事先写入ram,这样,每输入一个信号进行逻辑运算就等于输入一个地址进行查表,找出地址对应的内容,然后输出即可。 下面是一个4输入与门的例子, a,b,c,d 输入 0000 二.基于查找表(lut)的fpga的结构 我们看一看xilinx spartan-ii的内部结构,如下图: spartan-ii主要包括clbs,i/o块,ram块和可编程连线(未表示出)。在spartan-ii中,一个clb包括2个slices,每个slices包括两个lut,两个触发器和相关逻辑。 slices可以看成是spartanii实现逻辑的最基本结构 (xilinx其他系列,如spartanxl,virtex的结构与此稍有不同,具体请参阅数据手册) altera的flex/acex等芯片的结构如下图: altera flex/acex 芯片的内部结构 逻辑单元(le)内部结构 flex/acex的结构主要包括lab,i/o块,ram块(未表示出)和可编程行/列连线。在flex/acex中,一个lab包括8个逻辑单元(le),每个le包括一个lut,一个触发器和相关的相关逻辑。le是flex/acex芯片实现逻辑的最基本结构(altera其他系列,如apex的结构与此基本相同,具体请参阅数据手册)
上一篇:采用结构化ASIC设计方法来构建复杂的ASIC(二) 上一篇:FPGA设计流程
深圳服务热线:13692101218 13751165337
粤ICP备09112631号-6(miitbeian.gov.cn)

深圳市碧威特网络技术有限公司
付款方式