基于CPLD的系统中I2C总结的设计
发布时间:2008/5/28 0:00:00 访问次数:532
| ｉ2ｃ总线是ｐｈｉｌｉｐｓ公司推出的新一代串行总线，其应用日渐广泛。目前许多单片机都带有ｉ2ｃ总线接口，能方便地实现ｉ2ｃ总线设计；对没有ｉ2ｃ总线的微控制器（ｍｃｕ），可以采用两条ｉ／ｏ口线进行模拟。在以单片机为ｍｃｕ的系统中很容易实现ｉ2ｃ总线的模拟扩展，有现成的通用软件包可以使用。
对有些基于ｃｐｌｄ的系统，要与带有ｉ2ｃ总线接口的外围器件连接，实现起来相对复杂一些。为实现系统中的ｉ2ｃ总线接口，可以另外引入单片机，也可以采用ｐｃｆ８５８４或者ｐｃａ９５６４器件（ｐｈｉｌｉｐｓ公司推出的专用ｉ2ｃ总线扩展器）进行扩展，但这样会增加系统成本，使系统冗余复杂。像ａｌｔｅｒａ、ｘｉｌｉｎｘ等一些大公司有专用的基于ｃｐｌｄ器件的ｉ2ｃ总线ｉｐ核，但这些ｉｐ核的通用性不强，需要的外围控制信号较多，占用系统很大的资源，因此直接采用这种ｉｐ核不可取。 鉴于此，依照ｉ2ｃ总线协议的时序要求，在基于ｃｐｌｄ的系统中开发了自己的ｉ２ｃ总线ｉｐ核。对于一些带有ｉ2ｃ总线接口的外围器件较少、对ｉ2ｃ总线功能要求较简单的ｃｐｌｄ系统，自主开发ｉｐ核显得既经济又方便。 １ ｉ2ｃ总线的协议 ｉ2ｃ总线仅仅依靠两根连线就实现了完善的全双工同步数据传送：一根为串行数据线（ｓｄａ），一根为串行时钟线（ｓｃｌ）。该总线协议有严格的时序要求。总线工作时，由时钟控制线ｓｃｌ传送时钟脉冲，由串行数据线ｓｄａ传送数据。总线传送的每帧数据均为一个字节（８ ｂｉｔ），但启动ｉ2ｃ总线后，传送的字节个数没有限制，只要求每传送一个字节后，对方回应一个应答位（ａｃｋｎｏｗｌｅｄｇｅ ｂｉｔ）。发送数据时首先发送数据的最高位（ｍｓｂ）。 ｉ2ｃ总线协议规定，启动总线后第一个字节的高７位是从器件的寻址地址，第８位为方向位（"０"表示主器件对从器件的写操作；"１"表示主器件对从器件的读操作），其余的字节为操作的数据。总线每次传送开始时有起始信号，结束时有停止信号。在总线传送完一个或几个字节后，可以使ｓｃｌ线的电平变低，从而使传送暂停。 图１列出了ｉ2ｃ总线上典型信号的时序，图２表示ｉ2ｃ总线上一次完整的数据传送过程。 依据ｉ2ｃ总线的传输协议，总线工作时的具体时序如下： 起始信号（ｓ）：在时钟ｓｃｌ为高电平期间，数据线ｓｄａ出现由高电平向低电平的变化，用于启动ｉ2ｃ总线，准备开始传送数据； 停止信号（ｐ）：在时钟ｓｃｌ为高电平期间，数据线ｓｄａ出现由低电平向高电平的变化，用于停止ｉ2ｃ总线上的数据传送； 应答信号（ａ）：ｉ2ｃ总线的第９个脉冲对应应答位，若ｓｄａ线上显示低电平则为总线"应答"（ａ），若ｓｄａ线上显示高电平则为"非应答"（／ａ）； 数据位传送： ｉ2ｃ总线起始信号或应答信号之后的第１～８个时钟脉冲对应一个字节的８位数据传送。在脉冲高电平期间，数据串行传送；在脉冲低电平期间，数据准备，允许总线上数据电平变化。 ２ 应用实例 ２．１ 实例模型介绍 现举某应用实例，要求对显示器的视频信号进行采集、处理和再显示，整个系统采用ｃｐｌｄ器件进行控制。信号采集采用ａ／ｄ公司的专用视频采集芯片ａｄ９８８３ad9883，该芯片在使用前需要依据实际的功能指标进行初始化。初始化过程依靠ａｄ９８８３的ｓｄａ和ｓｃｌ两引脚进行。在系统中用ｃｐｌｄ器件ａｌｔｅｒａ公司的ｅｐｍ３２５６ａepm3256a实现初始化：按照ｉ2ｃ总线协议向ａｄ９８８３的１９个内部寄存器（０１ｈ～１３ｈ）写入１９组固定的８位数据；第１４ｈ寄存器为只读型同步检测寄存器，仅用于检测几个关键的数据设置。 可见该ｉ2ｃ总线模型如下：单主操作，只实现简单的写和读操作（亦可只有写操作，只是硬件调试的时候会麻烦些），写地址连续，没有竞争和仲裁，是很简单的ｉ2ｃ总线系统。由此设计了如图３所示的ｉｐ核。其中，ｒｅｓｅｔ为复位信号，ｃｌｋ为系统时钟。 为了软件仿真方便，把双向数据线ｓｄａ用分离的两条线模拟：ｓｄａ为数据输出，ｓｄａａｃｋ为ｓｄａ的应答信号。软件仿真成功后，只要把ｓｄａ设置为双向，稍微修改一下程序就可以向ｃｐｌｄ器件下载，进行实际应用。 对ａｄ９８８３内部地址连续的寄存器进行初始化，ｉ2
|
公网安备44030402000607
