基于FPGA和USB的高速数据传输、记录及显示系统

发布时间:2008/5/27 0:00:00 访问次数:652

摘要：提出了一种基于fpga和usb的高速数据传输、记录及显示系统的设计方案，并对其中的低电压差分信号（lvds）传输方式、fpga功能模块以及usb传输模块等进行了介绍。该系统不但可以快速方便的传输、记录及显示雷达数据形成分机的数据，还具有判断数据帧头错误、帧长度错误的功能。

关键词：fpga；usb；lvds；数据传输

１　概述

雷达数据形成分机具有数据量大、传输速率高、帧格式固定等特点。目前用于雷达数据传输的一般有ｐｃｉ总线和网卡，其中３２位的ｐｃｉ接口数据传输速率最大可以达到１３３ｍｂｉｔ／ｓ，而目前广泛采用的以太网卡的最大传输速率达到１００ｍｂｉｔ／ｓ，虽然这两者的传输速度完全可以满足要求，但是它们存在安装繁琐，受计算机插槽数量和地址、中断资源限制等弱点。ｕｓｂ（ｕｎｉｖｅｒｓａｌｓｅｒｉａｌｂｕｓ）是一种通用串行总线，具有即插即用、可热插拔，使用方便、成本低的特点，其ｕｓｂ１．０能提供１２ｍｂｐｓ的全速速率或１．５ｍｂｐｓ的低速速率，而ｕｓｂ２．０则可以支持４８０ｍｂｐｓ的高速传输速率。因此，在高速数据传输、记录及显示系统中，考虑到需要方便灵活地与计算机通信，可采用ｕｓｂ通讯方式来对雷达数据形成分机进行检测。

２　设计方案

整个系统主要由低电压差分信号（ｌｖｄｓ）接口电路、基于ｆｐｇａ的高速数据缓存、判断数据错误模块、ｕｓｂ传输模块和计算机组成，其系统结构框图如图１所示。当低电压差分信号接口电路把接收的雷达数据形成分机数据送入ｆｐｇａ缓存后，该信息便可通过ｕｓｂ接口进行传输、记录并在计算机上显示。该系统由低电压差分信号驱动芯片ｄｓ９０ｌｖ３１（发送器）、ｄｓ９０ｌｖ３２（接收器）、控制芯片ｘｃ２ｖ５００、ｕｓｂ控制芯片ｃ８０５１ｆ３２０、总线驱动器芯片７４ｈｃ２４４组成。

３　系统功能及硬件实现

本系统主要由低电压差分信号传输接口、ｆｐｇａ功能模块和ｕｓｂ传输模块三部分构成。

３．１低电压差分信号传输接口

低电压差分信号ｌｖｄｓ（ｌｏｗｖｏｌｔａｇｅｄｉｆｆｅｒｅｎｔｉａｌｓｉｇｎａｌ）标准是一种用于高速数据传输的物理层接口标准。由于电压信号摆幅较低，而且可提供电流模式驱动输出，因此ｌｖｄｓ技术只产生极低的噪音，而且功耗也极低，甚至不论频率高低，功耗几乎不变；此外，由于ｌｖｄｓ是以差分方式传送数据，因此不易受共模噪音影响。由于具有超高速（１．４ｇｂ／ｓ）串行传输、低功耗及低电磁辐射的特性，低电压差分信号传输是在铜介质上实现千兆位级高速通信的优先方案，可用于服务器、可堆垒集线器、无线基站、ａｔｍ交换机及高分辨率显示等，也可用于通信系统的设计。美国国家半导体公司的ｄｓ９０ｌｖ３１和ｄｓ９０ｌｖ３２是高性能的ｃｍｏｓ低功耗、低电压差分信号驱动器，采用３．３ｖ供电，可支持大于４００ｍｂｐｓ的数据率，满足ａｎｓｉ／ｔｉａ／ｅｉａ－６４４标准。其中ｄｓ９０ｌｖ３１可实现四路低电压ｔｔｌ信号转低电压差分信号，而ｄｓ９０ｌｖ３２则可实现四路低电压差分信号转低电压ｔｔｌ信号。

３．２ｆｐｇａ功能模块

本设计采用ｘｉｌｉｎｘ公司的ｆｐｇａｆｉｅｌｄｐｒｏ-ｇｒａｍｍａｂｌｅｇａｔｅａｒｒａｙ，现场可编程门阵列　芯片ｘｃ２ｖ５００来实现高速数据缓存。ｘｃ２ｖ５００属于ｖｉｒ-ｔｅｘ－ｉｉ系列，是一种高密度、高性能的ｆｐｇａ。ｘｃ２ｖ５００可通过ｊｔａｇ接口实现在线编程；它采用０．１５ｍ和０．１２ｍ混合工艺设计；内核电压为１．５ｖ，低功耗；可支持多种接口标准；内部时钟频率可达４２０ｍｈｚ；采用专门的在系统可编程ｐｒｏｍ芯片１８ｖ０４进行配置。

ｆｐｇａ的主要功能是高速数据缓存及判断传输数据帧头错误、帧长度错误，具体说明如下：

（１）高速数据缓存

雷达数据形成分机以１０ｍｈｚ的频率，每秒发送２０００～３０００帧、每帧６４００字节的数据，将如此高速、大量的数据进行准确无误的缓存是本系统的技术难点之一。本方案将数据形成分机送过来的数据先放在ｆｐｇａ的异步ｆｉ