广泛应用的非线性延迟和功耗模型(nldm/nlpm)已经在集成电路设计行业使用了近10年。这些模型由多个提取了每种输入电压变化和输出负载组合的单元(cell)延迟或功耗的表构成。在90纳米及以下的工艺尺寸上，许多新效应已经无法再使用这种方式来建模。下面我们将对一些此类建模挑战进行更详细的阐述。这些挑战包括：高阻抗互连；米勒效应(miller effect)；动态电压降对延时的影响；多电压、动态电压和频率调整(dvfs)设计；驱动电路削弱现象；温度逆变；工艺变动不断加大。

    使这些问题复杂化的是，其中一些效应在时序、噪声和功耗之间存在着相互依赖的关系。例如，时序和压摆率(slew rate)会影响功耗，而功耗会影响电压降(ir压降)，而电压降又反过来影响时序。而且，时序会影响信号完整性，而信号完整性反过来会由于串扰引发的延时偏移而影响时序。另外一项经常被人忽视的事实是，信号完整性会影响功耗，而反过来影响ir压降和时序。通常情况下，设计人员在设计中会忽略不会传播到寄存器并造成功能性故障的短时脉冲干扰，但设计中如存在大量的适时脉冲干扰也会增加功耗。

    以上所讨论的这些问题以及许多其它问题共同促成了合成电流源(ccs)建模技术的开发。值得注意的是，其它模型已经采用基于电流的方法解决了部分上述问题，但这些模型总是单独与时序或噪声或功耗关联，ccs是第一种能够将上述三个方面纳入单一综合模型的方法。

    一些基于电流的时序模型存储了驱动电路的电压数值，这种方法只提供了有限的真实电流波形信息。在(电压、时间)两点之间，只有平均电流数值是已知的。要保留真实的电流波形形状可能需要大量的电压采样点，为避免产生这个问题，ccs存储了电流数值，并采用一种能够减少电流、时间点数量的方法，同时仍然保持输出引脚响应每个时间步长(time step)的精确度。

    ccs解决方案

    ccs提供了完整的建模解决方案，包括单一开放源代码库建模技术，涵盖了对于时序、噪声和功耗的基于电流的建模，并提供了精确生成库和校验的工具和指导。这一完整的建模解决方案目的在于简化和加速这项新技术的推广。

    基于ccs的模型能够透明地运行在synopsys galaxy设计平台上，在整个设计流程中提供了新功能和/或增强的能力，包括：提高了时序精度，特别是对于网络负载大的网络；ir压降延时分析—每个单元的延时均精确地根据实例特有的电压降数据进行调节；采用多vdd或动态频率和电压调节(dfvs) 降低功耗，使系统级芯片的设计和签核(sign-off)更轻松；高精度信号完整性签核，包括噪声传播。

    ccs还能够进行灵活的伸缩，可以用于以后的应用程序，让设计人员在设计和分析系统级芯片时，将与供电电压、温度及工艺的变化情况相关的时序、功耗和噪声考虑进去。

    时序模型

    采用ccs技术进行的时序建模包含1个驱动电路模型和1个接收器模型，如图1所示。这个驱动电路模型是一个取决于时间的非线性电流源。由于这种电流源的驱动电阻实际上是无限大的，因此即使驱动电阻远低于互联阻抗，该模型仍然能够提供很高的精确度。

    图1：ccs提供了精确的驱动电路和接收器模型。

    ccs接收器模型由2个电容构成，能够在过渡期间对电容数值进行动态调节。电容数值因输入斜率(input slew)、输出负载和单元状态而异。

    特征提取获得的输入斜率和输出负载的单元响应(输出电压波形)可以很容易地通过电流波形的积分确定。在单元正在驱动某一具体的rc网络时，来自多个特征提取的电流波形(针对不同输出负载数值)的数据用于动态确定过渡当中的电流。对电流波形的高级调节能力可以在输入斜率、输出负载、vdd与温度的经特征提取的数值之间进行高精度的计算。

    利用这些能力，ccs时序模型可以达到与hspice仿真相差在2%以内的精确度。而且这些模型十分简单，足以针对高度复杂的纳米级设计方案进行非常快速的延迟计算。