意法半导体（st）宣称其所开发的rsram技术将在不过多增加芯片制造成本的前提下，有效消除嵌入式sram“软错误”对于电子设备可能造成的不良影响。

    所谓的“软错误”是指 由构成地球低强度背景辐射的核粒子引起的芯片内部电荷贮存状态的改变，这种改变虽然不会对芯片产生有形损坏，但将产生错误数据并造成设备的临时故障。半导体技术的发展，晶体管的尺寸不断变小，使得每个晶体管本身对背景辐射的影响更加敏感；同时芯片复杂性的大幅度提高也意味着芯片上某一部分遭受一个软错误的影响的机率大幅提高。这一趋势在嵌入式sram存储器中更为明显，而目前，在一个典型芯片上sram占晶体管总数的50%以上，并且这个比例在10年后预计会达到90%，随着嵌入sram的数量的增加，一个软错误带来的严重后果的危险程度也在增加。因此排除“软错误”对系统的威胁变得日益重要。

    这个图片描述了在sram单元上加入了两个电容器，在两个电容器的柱状结构内，一个高k介质被插在两个同轴多晶硅电极之间。这两个堆栈式电容器的作用是可以将触发软错误所需的临界电荷提高几个数量级，而无需扩大芯片面积。

     st对此的解决方案是，开发出一个新的sram单元体系结构rsram (增强型 sram)，这种创新技术需要在一个标准6晶体管sram单元内增加两个电容器，以提高单元逻辑状态的电荷量，使之能够随机转换到高于散射粒子通常产生的电荷电平，这种结构可以预防α粒子的辐射，并且对中子产生的软错误的敏感性极低，据称大幅度提高了存储单元的强度，而且没有影响存储器性能。同时，由于新增加的电容器被垂直放在标准sram单元的上方，新单元所占用硅面积没有变化，而且电容器的制造工艺借用了st经过实践证明的嵌入式dram技术，因此制造成本没有显著的增加。

    由美国los alamos国家实验室中子散射中心提供的测试结果表明st的rsram单元的软错误发生率比常规sram单元低大约250倍。因为增加了节点电容，rsram的速度与标准sram结构相比慢大约5%，但是st表示通过调整电容器的外形和电介质材料， rsram允许对速度、功率和抗软错误性进行优化组合。