摘要：IDT7026是美国IDT公司开发研制的高速16k×16bit的双口静态RAM。它可允许两个端口同时进行高速读写数据，内含主/从控制脚，并具有标识器功能。文中介绍了IDT7026的内部组成、功能及原理，并给出具体的应用电路框图。

    关键词：双口RAM 高速并行接口 信号处理

1 概述

在高速数据采集和处理系统中，随着采样数据量的增大及信息处理任务的增加，对数据传送的要求也越来越高。在系统或模块间如果没有能够高速传送数据的接口，则在数据传送时极易造成瓶颈堵塞现象，从而影响整个系统对数据的处理能力。所以，高速并行数据接口的研制在信息处理系统中占有非常重要的地位。利用高性能双口RAM能够方便地构成各种工作方式的高速数据传送接口，不管是在并行处理网络中的数据共享，还是在流水方式中的高速数据传送中，高性能双口RAM都发挥着重要作用，从而保证数据通路的畅通。

    IDT7026是美国IDT公司开发研制的高速16k×16bits的双口静态RAM。它是真正的双口RAM，允许两个（左、右）端口同时读写数据，每个端口具有自己独立的控制信号线、地址线和数据线。可高速存取数据，最快存取时间为15ns，可与大多数高速处理器配合使用，而无需插入等待状态。它具有Master/slave控制脚，可方便地扩展存储容量和数据位宽。IDT7026除具有双端口存取功能外，还具有标识器功能，在数据传送时可构成多种接口形式。

2 IDT及管脚功能组成及管脚功能

IDT7026的内部功能框图如图1所示。

    IDT7026的管脚分布如图2所示。各管脚的功能见表1所列。

3 工作原理

3.1 双端口数据存取工作原理

IDT7026的核心部分是用于数据存储的存储器阵列，可为左右两个端口所共用。这样，位于两个端口的左右处理单元就可共享一个存储器。当两个端口对双口RAM存取时，存在以下4种情况：

（1）两个端口不同时对同一地址单元存取数据；

（2）两个端口同时对同一地址单元读出数据；

（3）两个端口同时对一地址单元写入数据；

（4）两个端口同时同一地址单元，一个写入数据，另一个读出数据。

在第一、第二种情况时，两个端口的存取不会出现错误，第三种情况会出现写入错误，第四种情况会出现读出错误。为避免第三、四种错误情况的出现，IDT7026芯片设计有硬件“BUSY”功能输出，其工作原理如下：当左右端口不对同一地址单元存取时，BUSY R=H，BUSY L=H，可正常存储。当左右端口对同一地址单元存储时，有一个端口的BUSY=L，禁止数据的存取。此时，两个端口中，哪个存取诸求信号出现在前，则其对应的BUSY=H，允许存取；哪个存取请求信号出现在后，则其对应的BUSY求信号出现在后，则其对应的BUSY=L，禁止其写入数据。需要注意的是，两端口间的存取请求信号出现时间要相差在5ns以上，否则仲裁逻