随着语音、数据、视频流的逐渐融合，下一代网络(ngn)设计和新的宽带平台必须能在严格的带宽和时延条件下提供更强的系统性能。而rldram ii存储器采用专门针对高速运算进行优化的8个内存组(bank)结构和为增加带宽的双倍数据速率i/o，能有效满足下一代网络设备的性能需求。

    如今语音、数据和视频数据流的融合无疑给网络系统设计师带来了极大的挑战。随着今后应用要求的不断提高，下一代网络(ngn)设计和新的宽带平台必须能在严格的带宽和时延条件下提供更强的系统性能。为了满足设计师的要求，一种特别的存储器技术——rldram(低延时dram) ii脱颖而出，已经成为适合网络应用的高性价比解决方案。

    rldram ii是一种先进的存储器解决方案，采用专门针对高速运算进行优化的8个bank结构和为增加带宽的双倍数据速率i/o。这两大关键特性为实现随机访问所需的持续高带宽和高数据速率提供了很大的灵活性，这也正是实现复杂ngn架构所需要的。

    rldram ii架构

    rldram ii架构由8个专门针对高速数据传输优化的bank构成。与典型的4个bank的dram架构相比，这种8个bank架构的bank尺寸小了许多。减小bank尺寸可以使rldram ii器件获得较高的峰值带宽，同时减少随机访问冲突的可能性。这些器件支持每秒28.8gbps的峰值带宽，最大时钟速度为400mhz。

    图1：rldram ii模式寄存器位分配图。

    rldram ii器件分两种类型，分别是分离i/o(sio)和公共i/o(cio)：sio架构的地址和数据总线是分开的，这种架构支持读和写周期之间最高的总线周转时间，因此可以消除总线竞争；cio架构提供公共的地址和数据总线，这种架构被认为对于读或者写占总线操作最高百分比的应用是最佳配置，cio架构还具有高性能存储器件中可能是最少的管脚数量。

    总之，sio和cio架构都可以提供以下特性和功能，这些特性和功能可以用模式寄存器设置(mrs)命令进行设置：

    1. 2、4和8可编程突发长度；

    2. 25?到60?可编程输出阻抗以匹配hstl或sstl i/o；

    3. 智能片上终结(odt)功能，可以在高速系统设计中产生更好的信号完整性；

    4. 片上延时锁定环，支持精确的输出数据安排；

    5. 所有速度等级条件下业界最快的周期时间(trc=15ns-20ns)；

    6. 完全兼容ieee1149.1 jtag边界扫描。

    性能和工作模式

    rldram ii技术可以提供标准dram所没有的许多独特的特性和功能。

    为了保证最优的功能，rldram ii存储器有一个非常特别的上电和初始化过程。一旦器件加电后，通过访问mrs并输入合适的数据以控制rldram ii存储器工作模式，即开始初始化过程。mrs可对配置、trc、突发长度、地址复用、片上dll、i/o阻抗匹配和odt有关的所有活动编程。图1就是模式寄存器的位分配图。(注：上电顺序和初始化过程用的专门指令可参考rldram ii数据手册和设计指南。)

    图2：rldram ii性能和总线使用率。

    当工作在非复用模式时，rldram ii器件可以用来支持sram类型的接口。在这种模式下，rldram ii器件还可以在一个时钟周期内接受完整的地址，因此无论突发长度是多少，都能获得最高的性能。对引脚数量敏感的控制器设计还可以使用复用寻址模式。在复用地址模式下，地址在两个连续的时钟周期内提交给rldram ii器件。这样能减少控制器一端所需的引脚数量，有效地减少到一半的引脚数量。复用寻址模式时所需的地址和bank信号都要比ddr和ddr2 sdram器件少，同时其地址总线仍能兼容这两种器件。

    除了以上这些特性外，9、18和36位宽数据总线可以提供实现奇偶校验/ecc所需的额外的位，奇偶校验/ecc是网络和通信应用所要求的。另外，片上dll可以消除时钟和数据之间存在的较大片上偏移。根据所设计的系统复杂性不同，jtag测试功能可能变得非常重要。rldrm ii存储器提供按照ieee1149.1-2001标准运行的串行边界扫描测试访问端口(tap)、指令寄存器、边界扫描寄存器、旁路寄存器和id寄