本文描述TI的客户在不用LVDS（低压差分信号传输）驱动器时，如何采用LVDS接收器于其他驱动器配合解决一些简单的问题。

    问题 1：“我不想把5V PECL放在我的系统中。”

    这个客户正在设计一个电池供电的3.3VDC子系统。不幸的是，他不得不从一个5 VDC的差分PECL带偏置的发射极偶合逻辑驱动器那里接收数据信号。但是，他不希望他的子系统里有5VDC电压。同时，这个客户也正在寻找减小系统功耗和延长电池寿命的方法。这个系统采用8个负载的多点联结结构。

    他的解决方案出奇地简单。他把220Ω的电阻并联在差分PECL的输入电路里，并在最后一个接收器的末端再并联110欧姆的电阻。PECL数据以50Mbps的速率在2米长的CAT5电缆上传送。

     LVDS常被人认为是一个高速器件。但是，该用户知道它或多或少要消耗一部分电能，所以他没有把速度提得很高，或传输距离弄得很远。他希望靠一节电池能做更多的事。他估计采用LVDS接收器可能会将系统工作的时间翻倍。

    另外一个客户也介绍了一个与此相象的应用，该客户曾在100Mbps的速率下优化系统的功耗。他采用TI的LVDS32A，该器件具有一个改进的共模电压（VICM）输入范围。借助这一特性，信号传输线不必接参考地，就能以“线至线（line-to-line）”的方式与110欧姆的电阻相连。LVDS32A能够控制在4.4VPECL的输入共模电压，因此，无须采用分压电阻。

    第2个电路是TI在实验室中做的，并且对它做了“眼图”分析。正如图3所示，电路在100Mbps的传输速率时性能最好。上面的波形是接收器的LVDS输入信号，下面的波形是接收器的输出信号。很明显，可以将信号速率增加至200Mbps或300Mbps。300Mbps速率下的波形参见图4。上面的波形是接收器的LVDS输入，下面的波形是接收器的输出信号。速率越高，电缆对信号的影响就越大。当超过330Mbps以后，信号就衰减得非常快。由此可见，LVDS不仅适合高速应用，也适合低电压应用。

    问题2：“我的晶振输出看起来不太好！”或“当时钟信号有好的边沿（edges）时，处理板似乎工作得更好。”

    另外一个客户反映，他的晶振输出信号需要在“整形”后，才能分配给处理板。他采用了施密特触发器解决方案。根据振荡器的类型，他有时把一个变压器放在施密特触发器的前边，以此来提高输入电平。他手头有个LVDM180收发器件，其中有一个接收器没有派上用场。现在，他用这个接收器“整形时钟信号”。参见图5。

    在这个用户的处理板上，有好几处有趣的LVDS应用。“这个应用如此简单，一下子就把我吸引住了”。这个客户意识到LVDS是一个高速的比较器，这正中他的下怀。他说这个电路让他的产品有速度优势，并且功耗低、元件数目少和成本低廉。

    我曾经采用好几种晶振做实验，甚至用LC谐振回路做实验。我发现，由于不同的晶振有不同的波形输出，我不得不用10k欧姆的电位器取代R2。调节R2的值，占空比就会在很大的范围变化。100MHz晶振的测试结果参见图6。在该电路中， LVDM1801的反向输入引脚（11），而不是它的非反向输入引脚（12），与晶振输出相连。
    如果你的时钟信号有点象正弦波，那么就尝试一下这个方法吧。这个电路给我留下了深刻的印象。

    问题3：“我可以用LVDS接收高速5V CMOS数据吗？”