来源：电子技术应用 作者：刘红 李勃 常青 吴鑫山

    摘要：一种在计算机工业测控系统中应用fpga和软ip核实现pci总线接口的方法。重点介绍了本地总线读写状态机的设计。3．3v fpga兼容pci2．2、5v规范的电气设计及其时序和布线问题，并给出了使用嵌入式逻辑分析仪实际捕获的信号时序。实验证明，该结构的pci接口测控系统工作稳定可靠。

    关键词：现场可编程门阵列ip核pci总线

    pci总线是高性能的32/64位同步总线，具有严格的规范保证数据传输的可靠性，为处理器与高集成度的外围设备提供高速安全的接口，是迄今为止最成功的总线规范之一。

    由于pci总线协议非常复杂，目前实现pci总线接口主要使用两种方式：(1)采用专用接口芯片，如amcc公司的s5933和plk公司的9054、9080。使用接口芯片开发人员可以不考虑pci接口的实现问题，但是在实际应用中通常只用到接口芯片的部分功能，造成了资源的浪费。同时接口芯片占用了板卡上的有限空间，给应用设计带来不便。(2)使用可缩程逻辑器件实现pci总线控制器。使用这种方式开发难度大，消耗周期长，系统验证困难，且不具备通用性。

    随着ic产业的迅速发展．传统的、基于标准单元的数字ic设计方法已经发展到基于ip(知识产权)复用的soc设计方法。根据实现的硬件描述级的不同，ip核分为软核、硬核和固核。其中软核是采用可综合的hdl实现的rtl级设计，与具体实现工艺无关，相比于固核和硬核具有较大的灵活性。在fpga中定制pci接口软核实现pci接口控制具有明显的优势：可以在单片fpga中同时完成pci接口和用户逻辑的设计，缩减成本，提高集成度，减少资源浪费；实现32/64位的pci、pci-x及兼容compact pci的pci主设备，目标设备接口；消除pci接口芯片与本地通信的信号线的硬线连接，提高用户逻辑设计的弹性，降低因硬件设计不当造成的损失；统一设计工具和平台，缩短开发周期。

    本文应用pci接口控制ip实现了pci多卡测控系统中pci总线到本地总线的转换。实际应用表明，采用此设计方案的pci卡运行稳定可靠。

    1 应用背景

    本文的应用背景为某一工业测控系统。该系统采用fpga实现测量数据的采集和控制信号的输出，通过定制pci接口ip实现一个32位目标设备的pci总线接口转换。pci核选用altera pci编译器所包括的pci_t32兆核函数。fpga选用altera公司的cyclone系列芯片eplc6q240c8，以配合32位／33mhz的pci接口的，i／0标准和速度要求。在硬件设计上，为保证3．3v fpga对pci 2．2、5v总线的兼容性要求，在pci总线接口与fpga引脚间加入总线开关进行电平转换。由于系统应用在工业生产控制场合，因此fpga与外部数据的i／o接口间需加入光电隔离器件以增强系统的抗干扰能力。系统结构如图l所示。

    2 pci接口兆核函数

    altera的pci编译器(pci compiler)提供了使用ahera器件实现pci接口设计的完全解决方案，包括4个32/64位、主/从模式pci接口控制器兆核函数(即接口ip)及相关测试平台。通过选择合适的芯片速度，可以满足运行在33mhz或66mhz pci时钟下的时序要求。支持altera的stratlx ⅱ、stmtix、stmtix gx、cyclone、cycloneⅱ和maxⅱ系列器件；支持pci配置空问读写、内存方式读写和i／o方式读写；支持预先读取模式；支持可参数化的配置寄存器，包括参数化的设备信息、6个可变长度的基址空间和一个扩展rom空间；具有奇偶校验检错；支持pci终止、重试和断开作业及中断操作，并提供灵活的本地端接口。pci_t32兆核函数是32位目标设备控制器，其结构和总线接口信号如图2所示。

    在pci总线端，ip核提供32位数据线和目标设备控制信号、中断请求信号及错误报告信号；本地总线端提供32位数据线和地址线、控制信号、中断输入信号和状态表示信号接口。其中，本地端信号1_adi为地址/数据输入，1_adro为地址输出，ldato为数据输出,1_beno为字节使能输出，1_cmdo为本地命令输出。控制信号lt_abortn、lt_discn和1t_rdyn为本地端输入，分别标志本地设备终止、断开和准备好，lt_framen、lt_ackn和lt_dxfm为目标传输控制信号,相当于pci总线的frame#、devsel#和trdy#。lt_tsr为目标作业状态寄存器输出。lirqn为