摘要：介绍了10g以太网的技术特点、协议层结构及帧格式，并概述了utopia接口。为了实现10g以太网的物理层和数据链路层之间的连接，采用utopia leve14协议并介绍了实现10g以太网utopia接口的设计方案与实现，给出了功能模块图。为降低芯片功耗，采用并行设计方案。 关键词：10g以太网 mac utopia xgmii 功耗 以太网以其成本低、高可靠性、安装简便、维护容易和易扩展等优点成为非常流行的局域网技术。从1973年问世至今，以太网不断改进，速率等级从10mbps、100mbps提高到1000mbps，应用范围从局域网扩展到城域网。由于汇聚的1000mbps需要更高速率的以太网技术，于是10g以太网应运而生。10g以太网标准ieee802.3ae的基础上，添加了广域网接口，不仅继承了以太网技术，而且提高了mac（media access control,介质访问控制层）子层速率到10gbps，使得局域网用户更有效地使用多媒体以及其它数据应用。这种技术能够应用到多种类型的网络，并能利用统一的以太网技术建立范围更广阔的网络。10g以太网有以下主要特点：（1）网络连通性、可靠性和可扩展性高；（2）只支持全双工模式，传送媒体只能是光纤；（3）不使用载波侦听多路访问和冲突检测协议；（4）使用64b/66b和8b/10b两种编码方式；（5）具有支持局域网和广域网的接口，网络范围扩展到10km。 1 10g以太网协议层结构 10g以太网基于下面的技术：位于osi模型中数据链路层的mac层，以及介于mac层和物理层的xgmii（10g media independent interface,10g介质无关接口）。物理层又包括pcs（physical coding sublayer,物理编码子层）、pma（physical media attachment，牧师介质附属子层）、pmd（physical media dependent,物理介质相关子层）。 图1是10g以太网的协议结构。其中lli（logical link control,逻辑链路控制层）在网络层和介质访问控制之间提供选择。mac层负责对网络的访问、mac寻址、帧类型识别等与帧相关的操作。reconciliation（适配层）是mac层和物理层之间的通路。xgmii在mac层和物理层之间提供了一个标准接口，使得mac层能适应不同的物理层。pcs（physical coding sublayer,物理编码子层）主要负责对来自mac层数据的编码和解码。pma（physical media attachment,物理介质附属子层）负责把编码转换为适应物理层传输的比特流，同时完成数据解码的同步。pmd（physical media dependent，物理介质相关子层）负责信号的传送包括信号的放大、调制和波的整形。不同的pmd设备支持不同的物理介质。mdi（media dependent interface,介质相关接口）定义了对应于不同的物理介质和pmd设备所采用的连接器类型。10g以太网协议在xgmii接口下增加wis子层（wan interface sublayer,广域网接口子层），可以让10g以太网帧能够在目前广域网中广泛使用的sonet/sdh体系中传输。

     2 帧格式 10g以太网的mac帧不必像千兆以太网那样拆分/封装帧结构，更适合高速交换。图2为10g以太网的mac帧格式。为了在现有的广域网上传输10g以太网帧，mac层还负责把10gbps速率匹配成9.058464gbps速率。 3 utopia接口实现 3．1 utopia接口 utopia（universal test & operations phy interface for atm）接口是atm论坛定义的一个重要的设备内部接口，是物理层与上层逻辑边界的具体物理实现。目前有四个等级的utopia规范，本文采用的utopia leve14协议，它支持点对点的高速互联。其数据宽度可以是32比特、16比特或者8比特，基本的接口工作速率可达415mhz。除了数据信号，还有时钟信号和控制信号。控制信号控制数据或控制字是否在数据总线上传输。流控、寻址和其他控制功能均通过数据总线带内传输，减少了接口信号线的数量。由于对称性，utopia level4协议非常适合链路层端对端通信。当数据包在物理层和链路层传输时，发送方向（tx）指从链路层到物理层，反之为接收方向（rx）。图3是utopia接口示意图，显然它是物理层和链路层之间的数据传输通道，并可在芯片内部实现。 3．2 utopia接口实现 utopia接口的信号采用图2所示的mac帧格式，帧长度从64字节到1518字节。图4是10g以太网的utopia接口功能模块图，分为数据接收端口和发送端口。发送端口从链路层发送下行数据到物理层，接收端口从物理层发送数据到链路层。端口的地址部迟疑不决宽度为8比特。接收端口有32比特的rx_data信号、rx_ctrl控制信号和rx_clk时钟信号，发送端口有32比特的tx_data信号、tx_ctrl时钟信号。 接收方向的模块主要完成以太帧的接收，并根据mac控制帧进行流量控制。来自xgmii接口的数据首先送入“帧类型检查”模块，此模块分