来源：《电子技术应用》

摘要：介绍了基于电可擦除可编程逻辑器件（epld），用vhdl语言设计实现的tms320c5402与sdram的接口电路。 关键词：电可擦除可编程逻辑器件 数字信号处理器 同步动态随机存储器 接口电路 vhdl 在多媒体应用中，多媒体信息绝大部分是视频数据和音频数据，而数字化的视频数据和音频数据的数据量是非常庞大的。为了能够及时完整地处理前端采集的数据，一般系统都采用高速dsp和大容量缓冲存储器，且缓冲存储器一般选用同步动态随机存储器（sdram）。由于dsp不能直接与sdram接口，耐用sdram控制时序比较复杂，因此本文介绍如何利用电可擦除可编程逻辑器件实现tms320c5402与sdram的接口。 1 sdram结构和命令 sdram是一种具有同步接口听高速动态随机存储器，本文选用的是samsung公司512k×16bit×2组的km416s1120d。sdram的同步接口和内部流水线结构允许存储外部高速数据，其内部结构框图如图1所示。 sdram的所有输入和输出都与系统时钟clk上升沿同步，并且由输入信号ras、cas、we组合产生sdram控制命令，其基本的控制命令如表1所示。 在具体操作sdram时，首先必须通过mrs命令设置模式寄存器，以便确定sdram的列地址延迟、突发类型、突发长度等工作模式；再通过act命令激活对应地址的组，同时输入行地址；然后通过rd或wr命令输入列地址，将相应数据读出或写入对应的地址；操作完成后用pch命令或bt命令中止读或写操作。在没有操作的时候，每32ms必须用arf命令刷新数据（2048行），防止数据丢失。 2 flex10k系列epld特点

flex10k系列epld是工业界第一个嵌入式的可编码逻辑器件，主要由嵌入式阵列块（eab）、逻辑阵列块（lab）、快速布线通道（fasttrack）和i/o单元组成，具有如睛特点： （1）片上集成了实现宏函数的嵌入式阵列和实现普通函数的逻辑阵列； （2）具有10000～250000个可用门； （3）支持多电压i/o接口，遵守pci总线规定，内带jtag边界扫描测试电路； （4）可快速预测连线延时的快速通道连续式布线结构； （5）多达6个全局时钟信号和4个全局清除信号； （6）增强功能的i/o引脚，每个引脚都有一个独立的三态输出使能控制，都有漏极开路选择。 3 tms320c5402和sdram接口设计 tms320c5402和sdram接口电路方框图如图2所示。命令接口主要对dsp送来的sdram的地址和操作命令进行解码（命令编码见表1）；刷新控制主要对sdram数据刷新进行计时，确保32ms刷新2048行数据；仲裁电路主要对读写命令和刷新命令进行仲裁，杜组同时操作，防止数据丢失；命令产生器主要用来产生控制sdram的各种时序，完成sdram的读、写和刷新，同时控制fifo的读、写操作；fifo是dsp与sdram之间的数据通道，深度为256，其作用是充分利用sdram的突发读写功能，提高系统速度，同时简化dsp软件设计。

表1 sdram命令编码表 命 令 ras cas we 编 码 空操作（nop）

激活操作（act）

读操作（rd）

写操作（wr）<