一个电子系统中有各种不同的地线，如数字地、逻辑地、系统地、机壳地等，地线的设计原则如下：

正确的单点和多点接地.

在低频电路中，信号的工作频率小于1MHZ，它的布线和器件间的电感影响较小，而接地电路形成的环流对干扰影响较大，因而应采用一点接地。当信号工作频率大于10MHZ时，如果采用一点接地，其地线的长度不应超过波长的1/20，否则应采用多点接地法。

数字地与模拟地分开

若线路板上既有逻辑电路又有线性电路，应尽量使它们分开。一般数字电路的抗干扰能力比较强，例如TTL电路的噪声容限为0.4~0.6V，CMOS电路的噪声容限为电源电压的0.3~0.45倍，而模拟电路只要有很小的噪声就足以使其工作不正常，所以这两类电路应该分开布局布线。

串联可调电阻R到晶体振荡器的输出端(MCU芯片的EXTAL);

使用可调稳压电源按照所测电路板的供电需求给电路板供电，将示波器探头接在可调电阻2脚(如图2，靠近MCU芯片的EXTAL端)测试晶体振荡器的振荡波形，调整可调电阻R，使晶体振荡器由起振至停止振荡;

当电路由起振至停止振荡时，关闭可调稳压电源的输出，用万用表测量R值;

计算晶体振荡器的负性阻抗|-R| = R+RL，RL为晶体振荡器的的负载阻抗值。

晶体振荡器的负性阻抗(-R)至少为晶体振荡器阻抗的5倍以上，即|-R| 》 5RL

该项测试中，可先行计算晶体振荡器的负载阻抗RL，然后根据5倍RL的值选择一个阻值合适的可调电阻器;

在测试的过程中，可能会出现可调电阻R已经调到最大，并且此时R》》5RL，但晶体振荡器仍然没有停止振荡，此时认为晶体振荡器是可以稳定振荡的，若此时R值大约为n倍的RL，测试记录中可写|-R| 》(n+1) RL。

接地线应尽量加粗

若接地线用很细的线条，则接地电位会随电流的变化而变化，使抗噪性能降低。因此应将地线加粗，使它能通过三倍于印制板上的允许电流。如有可能，接地线应在2~3mm以上。

接地线构成闭环路

只由数字电路组成的印制板，其接地电路布成环路大多能提高抗噪声能力。因为环形地线可以减小接地电阻，从而减小接地电位差。

8PCB布线与布局当高速、中速和低速数字电路混用时，在印制板上要给它们分配不同的布局区域

9PCB布线与布局对低电平模拟电路和数字逻辑电路要尽可能地分离

10PCB布线与布局多层印制板设计时电源平面应靠近接地平面，并且安排在接地平面之下。

11PCB布线与布局多层印制板设计时布线层应安排与整块金属平面相邻

(素材来源：21IC.如涉版权请联系删除。特别感谢）

福建芯鸿科技有限公司http://xhkjgs.51dzw.com