UPB2289存储阵列由许多存储单元组成,每个存储单元存放1位二值数据。通常存储单元排列成矩阵形式,且按一定位数进行编组,每次读出一组数据,这里的组称为字。一个字中所含的位数称为字长。为了区别各个不同的字,给每个字赋予一个编号,称为地址。地址译码器将输人的地址代码译成相应的字单元控制信号,控制信号从存储矩阵中选出指定的存储单元,并将其中的数据送到输出控制电路。字单元也称为地址单元。地址单元的个数Ⅳ与二进制地址码的位数乃满足关系式Ⅳ=2Ⅱ。其结构如图7,1,1所示。

控制信号输入,数据输出,图7.1,1 ROM电路的基本结构,输出控制电路一般都包含三态缓冲器,以便与系统的数据总线连接。当有数据读出时,可以有足够的能力驱动数据总线;而没有数据输出时,输出高阻态不会对数据总线产生影响。

图7.1.2所示是一个ROM的结构示意图,其中存储阵列由字线和位线交叉处的二极管构成。该存储器有4个地址单元(4个字),字长为4位。

读操作时,如果给定的地址码为A1处。=01时,译码器的%~y3中只有y1为低电平,则yl字线与所有位线交叉处的二极管导通,使相应的位线变为低电平,而交叉处没有二极管的位线仍保持高电平。此时,若输出使能控制信号0E=0,则位线电平经反相输出缓冲器,使D3D2D1D0=1101。由此看出,ROM实际上属于组合电路,给定一组输入(地址),便可得到一组输出(内容)。该ROM地址与内容的关系如表7.1.1所示。

由以上分析可知,字线与位线交叉处相当于一个存储单元,此处若有二极管存在,则相当于存储单元存有1值,否则为0值。