LT387248CP由1变0后的瞬间,G12、G22两门抢先关闭,而G3、G4两门的延迟使s=Jqn 、R=Κqn仍作用于G13,G23的输人端。在s、 R尚未来得及变化的期间 ,由于G12、 G22均输出为0,输出sR锁存器可简化等效为图5.3.8所示的电路 ,其状态 由S、R确定 ,于是 ,触发器状态由前一状态转换为下一状态。 图5.3.8CP由1变 o随着G3、G4延迟的结束 ,s、 R均为1,触发器又进后瞬间输出sR锁人①所分析的情况。

由于这种触发器的状态转换发生在时钟脉冲由1变0瞬间 ,即时钟脉冲的下降沿,属于如图5.3,1(c)所示波形触发的触发器,所以从一开始就以CP来表示这种触发器的时钟信号。为了区别CP下降沿到来前、后触发器的状态,以o″表示触发器现在的状态,以on+l表示下一状态,根据图5.3.8所示的电路可得在s、R信号作用后0端的状态

qn+1=Jqn+Kqn               (5.3.7)

上式称为JK触发器的特性方程。式中可见,Qn+1是0n和输人信号J、K的函数。

典型集成电路，图5.3.9所示为74F系列TTL电路利用传输延迟的JK触发器内部逻辑图,与图5.3.7相比,主要电路相同,仅仅改变了各个门电路在图中布局的位置,并增加了直接置1端sD和直接置0端RD。74F112芯片中含有两个图5.3.9中

的JK触发器,其逻辑符号如图5.3.10所示。图5.3.10中,方框内侧的>符号和方框外侧与其相邻的圆圈共同表示该触发器对时钟信号的脉冲下降沿敏感。方框内C1与1J、1K控制关联,而C2则与2J、2K控制关联。表5.3.2所示是74F112中触发器的功能表。