ISL98003CNZ-165下面以2线一4线译码器为例,分析译码器的工作原理和电路结构。

2输入变量找、A0共有4种不同状态组合,因而译码器有4个输出信号Y0~y3,并且输出为低电平有效,真值表如表4.4.5所示。

另外设置了使能控制端E,当E为1时,无论A1、A0为何种状态,输出全为1,译码器处于非工作状态。而当E为0时,对应于A1、A。的某种状态组合,其中只有一个输出量为0,其余各输出量均为1。例如,A1A。=00时,输出‰为0,y1~吒均为1。由此可见,译码器是通过输出端的逻辑电平以识别不同的代码。

根据真值表可写出各输出端的逻辑表达式

Y0=EA1A0

y1=EAlAo

Y2=EA1A0

Y3=EA1A0

(4.4.6)

根据逻辑表达式画出逻辑图,如图4.4.7所示。

集成电路译码器

二进制译码器,常用的集成二进制译码器有CMOs(如74HC138)和TTL(如74LS138)的定型产品,两以1者在逻辑功能上没有区别,只是电性能参数不同,用74x138表示两者中任意一种。74x139是双2线一4线译码器,两个独立的译码器封装在一个集成芯片中,其中之的逻辑符号4.4.8所示。