首先是通过组合接人探极将被测系统的信号传输到逻辑控制插件,逻辑状态分析仪交替工作于数据获取和显示两个周期之间。数据获取周期主要由以下几部分电路组成:缓冲暂存器、识别电路、主存储器(RAM)、延迟发生器、 M02068-15-T获取控制电路等。它的功能是:同步地将被测系统的信号写入随机存储器;在触发方式选择下如何控制数据的获取。由图可知,被测系统的信号(时钟、数据或甄别)并行地传输到三只高阻组合探极,信号与阈值电平进行比较整形,然后进人逻辑控制插件。

    来自被测系统的同步时钟分别送到缓冲暂存器和时钟整形电路,在时钟脉冲作用下,输入数据被缓冲存人暂存器,而经时钟整形电路后得到的时钟具有一定的脉冲宽度,并形成与被测试系统同步的接收时钟(HACL)。在数据获取控制下,随机存储器(RAM)根据时钟的速率将由暂存器输出的并行数据按次序不断地被存入主存储器,它的存储位置由存储地址计数器控制。根据“先进先出”原则,存储器一旦存满后,就从头开始清除原有数据,存人新数据。一旦预选的触发字与被测系统的数据全部相符时,则产生一个取数指令,该指令的执行由选定的触发方式控制。这个指令一方面控制存储器的数据写人,另一方面决定何时开始显示所获取到的数据。当所有的指令都被满足后,HDR(高态,数据准备)产生,便进入显示周期。数据获取电路还增加了延迟发生器电路,通过触发方式的选择和控制,获得经延迟设定后的数据,在存储器容量不大的情况下观察有效数据。