使用扫描测试有两种类型的不利影响,即扫描硬件增加的芯片尺寸以及降低了信号速度。触发器的存在和布线增加了信号的电容负载,时钟速度可能会有5%到1O%的损失.应该经由良好的布局和布线来控制这两个开销。根据成本的控制,生的开销控制在10∷以

下是可能的。 KA34063A内建自测试(build in self tcst,BIsT)字面的意义来说就是将测试的矢量生成(tcstpattem geneltator)和输出响应分析(output responsc analyzer)的结果判断电路设计内建在芯片之中。芯片内建自测试的好处有减小测试和维护代价,较低的测试生成代价,减小测试矢量的存储维护,使用较简单和便宜的ATE,可并行测试许多单元,缩短测试应用时间,可在功能系统速度下测试,等等。如图18.7所示为内建自测试与测试系统结构图。

   内建自测试测试矢量/±成的方式有以下几种:

   (1)第一种方法是将ATPG产生的测试矢量即刻储存在芯片内部的ROM中。定位测试矢量的数量相当大,会占用很大的芯片面积。

   (2)第二种方法使用线性反馈的移位寄存器(linear fcedback shift register,LFSR)产生伪随机(pscud⒍landom)测试矢董,这种方法产生的设计需求最少,是很好的解决方案。

   (3)第三种方法是使用计数器产生一个穷举测试矢量序列,但是这会耗费太多的测试时问c

   (l)第四种方法是I'FSR+ROM结合,是最有效的方法之一。首先采用LFSR作为原始测试模式,然后采用ΛTPG程序生成I'FsR漏失故障的附加测试矢量,附加测试矢量存储于芯片内ROM中,或嵌人到I'FSR的输出或扫描链中。  ^在储存器的测试中,BIST设计测试是比较容易达成的。例如,储存器的扫描图形(sca n pattcrn)、行进图形(march pattern)的地址信号产生是规则而且重复的,从0逐一累加到最大地址,或从最大地址逐一递减到0,在电路的设计上可以用计数器简单达成。内建储存器的%C芯片的测试都会采用这种测试设计(mem。ry BIST,MBIST)。