测性没计(design for testability△)FT)是在微电子芯片产品设计屮加入F先进的测试设计, KA339DTF使得所涉及芯片的制造测试、开发和应用变得更为容易和便宜。

   扫描设计是与组合逻辑设计相关的最常见方法。基本观念就是它可以透过触发器构成的电路来控制和观测电路内部状态。触发器就是电路内部的观察点。

    之问串成了一组移位暂存器.或称为扫描琏:一个(触发器曾、数-1)的序列信号加人到 暂存器SI序列中,经由时钟信号C控制J宇列信号破移位到可以l见察的Scan()ut输;冉将Scan_()ut输出勹输入序列做比较:如此一来.测试了移位暂存器是否可以正确操作: 测试的第二阶段是对组合逻辑电路的固定故障做测试,一个扫描测试输人矢童包含两 个部分,即组合电路的原始输入部分和移位暂存器的状态变量部分。每一个扫描测试输出 矢董也同样包含两个部分,即组合电路的原始输出部分和移位暂存器的输出部分.扫描测 试在每一个系统时钟周期输人一个扫描测试矢量,也就是使用ATPC)Hi成的测试矢蚩・作 为组合电路的原始输人矢量以及作为移位暂存器设定初始值的矢量。当扫描测试矢量输人之后,可以读出原始输出矢量和移位暂存器的输出矢量,与期望值作比较。如果不符合,所

有的影响原始输出的故障此时都可以通过判断触发器状态变量而被检测出来。

   扫描设汁是通过对电路增加^个有触发器的测试模式(1es1modc)设计。在没计L・都采用D触发器=当电路处于测试模式的时候・所有触发器在功能L串成一个或多个移位暂存器。触发器的输人时对适当的插入在组合电路的观察点L・信号在电路内传输的结果可以经由观察点的移位暂存器渎出,从而判断信号在电路内部逻辑传播错误的产隹点) 这些移位暂存器(也称扫描暂存器)的输入输出也可以变成原始的输入输出,通过将逻辑状态设定到 D移位暂存器中的方法,可以设定触发器的初始值,作为一个输人值;同样地,也可以通过将移位暂存器内容渎 sI出来,而观察移位暂存器的状态,作为一个输出值扫描测试是在两个阶段中完成的,第一个阶段是测试扫描暂存器,通过设置SE=1使电路设置成扫描 模式,这使所有的触发器在SI(sca n―in)与Q(scan.