在硅槽形成以后,进行氧化已在槽内形成一层“衬里”,接下来通过CVD的方法在槽内填充氧化物(厚度稍微超过槽的深度)并且进行快速热退火(RTA)使CVD沉积的氧化物更加坚硬。在这之后通过化学机械研磨(CMP)的方式使得表面平坦化,随后去除残余的氮化硅和二氧化硅。 A2003G接下来,在表面生长一层新的热氧化层(被称作牺牲氧化层或SAC ox)。相对于以前的LPCVD沉积氧化物工艺,高离子密度(HDP)CVD有更好的间隙填充能力,因此被广泛地用于现代CMOS制造工艺(例如0.13um节点及更新的技术)。

  阱和″阱的形成如,包括掩模形成和穿过薄牺牲氧化层(SAGox)的离子注人。⒈阱和广阱的形成顺序对最终晶体管的性能影响很小。后面会在ll阱中形成PMC)S,在「阱中形成NMOS,因此,⒈阱和Γ阱的离子注入通常是多路径的(不同的能量/剂量和种类),这些注人不仅用于阱的形成,同时也用于PMOS和NMOS阈值电压V1的调整和防止穿通。阱离子注人后使用RTA激活杂质离子推进杂质深度。当核心区域和I/O区域都已经生长了晶体管以后,沉积多晶硅层和硬掩模层(薄的⒏ON和PECVD二氧化硅)。在沉积了栅层叠之后,将硬掩模进行图形化(使用掩模poly,并用对多晶硅表面有高选择性的离子刻蚀二氧化硅和s()N),然后去除光刻胶,使用Si()N和二氧化

硅做硬掩模刻蚀多晶硅。去除⒏ON以后,使用氧化炉或快速热氧化(RTO)形成多晶硅栅层叠侧壁的再氧化(30A),来对氧化物中的损伤和缺陷进行退火(对栅层叠的离子刻蚀可能导致损伤或缺陷)。因为栅的形状决定了晶体管沟道的长度,也即决定了CMOS节点中的最小临界尺寸(CD),因此它需要硬掩模方案而不是光刻胶图形化方案来对栅层叠进行图形化,以期获得更好的分辨率和一致性。

   两次栅氧化的结果使得I/O晶体管的栅氧较厚(没有在这里显示出来)而核心晶体管的栅氧较薄。相对于简单的光刻胶图形化方案,硬掩模方案可以获得更好的分辨率和一致性。

   补偿隔离的形成。沉积一薄层氮化硅或氮氧硅(典型的厚度为50至150A),然后进行回刻蚀,在栅的侧壁上形成一薄层隔离。补偿隔离用来隔开由于LDD离子注人(为了减弱段沟道效应)引起的横向扩散;对于90nm CMOS节点,这是-个可以选择的步骤,但对于65nm和45nm节点,这一步是必要的。在补偿隔离刻蚀后,剩下的氧化层厚度为~90A,在硅表面保留一层氧化层对于后续每步工艺中的保护而言是十分重要的。