芯片电流引脚上磁珠与去耦电容的位置
发布时间:2017/6/22 21:12:32 访问次数:1091
芯片电流引脚上磁珠与去耦电容的位置
【现象描述】
某产品PCB中有一时钟驱动芯片,在供电M25P32-VMP6TG电源A5Ⅴ1靠近时钟驱动芯片电源处并联了10uF的滤波电容C】”和0,1uF的去耦电容C202(图5.17没有画出),并经过磁珠FB5(17010145铁氧体-EMI磁珠-60Ω±25%-4.0A-⒛6)后,送到芯片的Ⅴ∝电源引脚处,如图5.17所示。结果发现输出的时钟波形信号质量极差,并且占空比也发生了变化,进一步测试发现芯片Ⅴcc引脚上的电压有严重的振荡和跌落现象,振荡的频率和输出时钟的频率相同,在Ⅴ∝引脚上的电压跌落时,输出时钟的上升沿变得很缓,测试波形如图5,18所示。
芯片电流引脚上磁珠与去耦电容的位置
【现象描述】
某产品PCB中有一时钟驱动芯片,在供电M25P32-VMP6TG电源A5Ⅴ1靠近时钟驱动芯片电源处并联了10uF的滤波电容C】”和0,1uF的去耦电容C202(图5.17没有画出),并经过磁珠FB5(17010145铁氧体-EMI磁珠-60Ω±25%-4.0A-⒛6)后,送到芯片的Ⅴ∝电源引脚处,如图5.17所示。结果发现输出的时钟波形信号质量极差,并且占空比也发生了变化,进一步测试发现芯片Ⅴcc引脚上的电压有严重的振荡和跌落现象,振荡的频率和输出时钟的频率相同,在Ⅴ∝引脚上的电压跌落时,输出时钟的上升沿变得很缓,测试波形如图5,18所示。
热门点击
- 以典型的双阱CMOS反相器为例介绍CMOS工
- CVD工艺原理
- 电感加热器
- 屏蔽电缆的屏蔽层一定要360°搭接处理。
- CMOS电路的输出端不能直接连到一起
- 导线的电阻会随着频率的升高而增加
- ESD干扰原理可以从两方面来考虑
- 硅的湿法刻蚀
- 芯片电流引脚上磁珠与去耦电容的位置
- 对于开关电源的差模传导骚扰
推荐技术资料
- 硬盘式MP3播放器终级改
- 一次偶然的机会我结识了NE0 2511,那是一个远方的... [详细]